RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      검색결과 좁혀 보기

      선택해제

      오늘 본 자료

      • 오늘 본 자료가 없습니다.
      더보기
      • 무료
      • 기관 내 무료
      • 유료
      • KCI등재

        Mobile-DTV 응용을 위한 광대역 주파수 합성기의 설계

        문제철(Jecheol Moon),문용(Yong Moon) 대한전자공학회 2008 電子工學會論文誌-SD (Semiconductor and devices) Vol.45 No.5

        Mobile-DTV 응용을 위한 분수형 주파수 합성기를 1.8V 0.18㎛ CMOS 공정으로 설계하였다. VCO는 PMOS를 사용하여 위상잡음을 감소시켰고, 인덕터와 캐패시터, 버렉터(varactor)를 선택적으로 스위칭하는 기법을 적용하여 측정 결과 800㎒-1.67㎓ 대역에서 동작이 가능한 것을 확인하였다. VCO 이득 곡선의 선형 특성을 개선하기 위해서 버렉터 바이어스 기법을 사용하였고, 개수를 2개로 최소화 하였다. 추가적으로 버렉터 스위칭 기법을 사용해서 VCO 이득 저하 특성을 개선하였다. 또한, VCO 주파수 교정 블록을 사용해서 VCO 이득 저하를 개선하면서, VCO 이득의 간격을 일정하게 유지하도록 설계하였다. 분수형 주파수 분주비를 위한 시그마-델타 변조기의 설계 시 통합 모의실험 기법(co-simulation method)을 적용해서 설계의 정확성과 효율성을 향상시켰다. VCO와 PFD, CP, LF는 Cadence Spectre를 이용하여 검증하였고, 분주기는 Spectre와 Matlab Simulink, ModelSim, HSPICE를 이용하여 검증하였다. 주파수 합성기의 전체 소모 전력은 1.8V 전원 전압에서 18㎽이고, VCO의 주파수 영역은 최대 주파수의 약 52.1%가 되는 것을 확인하였다. 또한 VCO의 위상 잡음은 1㎓, 1.5㎓, 2㎓ 출력 주파수에서 1㎒ 오프셋에서 -100dBc/㎐ 이하의 잡음 특성을 확인하였다. A Frequency synthesizer for mobile-DTV applications is implemented using 0.18㎛ CMOS process with 1.8V supply. PMOS transistors are chosen for VCO core to reduce phase noise. The measurement result of VCO frequency range is 800㎒-1.67㎓ using switchable inductors, capacitors and varactors. We use varactor bias technique for the improvement of VCO gain linearity, and the number of varactor biasing are minimized as two. VCO gain deterioration is also improved by using the varactor switching technique. The VCO gain and interval of VCO gain are maintained as low and improved using the VCO frequency calibration block. The sigma-delta modulator for fractional divider is designed by the co-simualtion method for accuracy and efficiency improvement. The VCO, PFD, CP and LF are verified by Cadence Spectre, and the sigma-delta modulator is simulated using Matlab Simulink, ModelSim and HSPICE. The power consumption of the frequency synthesizer is 18㎽, and the VCO has 52.1% tuning range according to the VCO maximum output frequency. The VCO phase noise is lower than -100㏈c/㎐ at 1㎒ offset for 1㎓, 1.5㎓, and 2㎓ output frequencies.

      • KCI등재

        UWB 응용을 위한 저전력 고속 스위칭 주파수 합성기의 설계

        안태원(Tae-Won Ahn),문제철(Jecheol Moon),김용우(Yongwoo Kim),문용(Yong Moon) 대한전자공학회 2008 電子工學會論文誌 IE (Industry electronics) Vol.45 No.4

        본 논문에서는 MB-OFDM UWB 응용을 위하여 복잡도를 낮추고 전력소모를 줄인 고속 스위칭 주파수 합성기를 다룬다. 제안된 구조는 밴드 그룹 1 주파수를 생성하기 위하여 3960 MHZ LC VCO, 528 ㎒ 링 오실레이터, 수동 믹서 및 LC-조정 Q-향상 BPF를 사용한다. 인접 채널 제거비는 3432 ㎒ 신호에서 -40 ㏈c 이하, 그리고 4488 ㎒ 신호에서 -44 ㏈c 이하의 특성을 확인하였다. 요구되는 출력 신호를 얻기 위하여 SCL 구조의 고속 스위칭 MUX를 사용하여 2.2 ㎱ 이하의 밴드 스위칭 시간을 얻었다. 전체 전력 소모는 1.8 V 전원을 사용하여 47.9 ㎽이다. A fast-hopping frequency synthesizer that reduces complexity and power consumption is presented for MB-OFDM UWB applications. The proposed architecture uses 3960 ㎒ LC VCO, 528 ㎒ ring oscillator, passive mixer and LC-tuned Q-enhancement BPF to generate Band Group 1 frequencies. The adjacent channel rejection ratio is less than -40 ㏈c for 3432 ㎒ and -44 ㏈c for 4488 ㎒. A fast switching SCL-type MUX is used to produce the required channel output signal and it takes less than 2.2 ㎱ for band switching. The total power consumption is 47.9 ㎽ from a 1.8 V supply.

      연관 검색어 추천

      이 검색어로 많이 본 자료

      활용도 높은 자료

      해외이동버튼