http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
홈을 가진 도파관에 결합된 저항성 격막을 이용한 높은 격리도 특성의 Ka-대역 전력합성기
김철영(Choul-Young Kim),신임휴(Im-Hyu Shin),이만희(Man-Hee Lee),주지한(Ji-Han Joo),이상주(Sang-Joo Lee),김동욱(Dong-Wook Kim) 한국전자파학회 2012 한국전자파학회논문지 Vol.23 No.3
저항성 격막을 이용하여 높은 격리도 특성의 Ka-대역 WR-28 도파관 전력합성기를 설계 및 제작하였다. 개발 된 도파관 전력합성기는 E-plane T-junction에 슬릿을 만들어 TaN 박막 공정으로 제작된 저항성 격막을 도파관에 결합한 구조이다. 제작된 도파관 전력합성기는 -20 dB 이하의 입출력 임피던스 정합 특성을 보였으며, 0.1 dB 이하의 삽입 손실 특성을 보였다. 또한, 격리도 특성은 거의 전 대역에서 20 dB 이상의 값을 보였으며, 37 GHz 이하에서는 25 dB 이상의 특성을 보여주었다. 입력 포트 상호간의 크기 및 위상 불균형은 각각 0.1 dB와 2.5도 이하의 우수한 특성이 측정되었다. A high-isolation Ka-band WR-28 waveguide power combiner is designed and implemented using a resistive septum. The waveguide power combiner developed here is an E-plane T-junction type with a TaN resistive septum inserted in a slit of waveguide junction. The fabricated waveguide power combiner shows a return loss better than -20 dB and an insertion loss less than 0.1 dB. Also the measurement shows isolation levels of 20 dB or more almost all over the band and in particular 25 dB or more below 37 GHz. The amplitude and phase imbalance are measured to be less than 0.1 dB and 2.5°, respectively.
위성용 전장품 탑재보드의 Power Integrity 및 Signal Integrity 설계 분석을 통한 노이즈 성능 개선
조영준(Young-Jun Cho),김철영(Choul-Young Kim) 한국항공우주학회 2020 韓國航空宇宙學會誌 Vol.48 No.1
본 연구에서는 위성용 전장품 보드의 성능 요구조건과 설계 복잡도가 높아지면서 증가되는 노이즈 문제를 최소화하기 위해 전원 건전성(Power Integrity) 및 신호 건전성(Signal Integrity)의 설계분석이 수행되었고 이를 통해 적용된 설계 개선 내용을 기술하였다. 전원 건전성은 정전류 전압강하(DC IR drop) 해석을 통해 정적 전원의 특성을 분석하였고, 각 전원의 임피던스 해석을 통해 동적 전원의 특성을 분석하여 각 분석 결과를 이용한 설계 개선 방안들이 적용되었다. 신호 건전성 측면에서는 주요 데이터버스 신호에 대한 시간영역 파형 분석과 PCB(Printed Circuit Board) 설계수정을 통해 노이즈가 개선된 결과를 확인하였다. 또한 설계된 PCB 보드의 전원 층에 대한 공진모드를 분석하여 발생된 공진 영역들에 완화 조치를 적용하였고 조치결과를 시뮬레이션을 통해 확인하였다. 최종적으로 분석을 통해 설계 개선이 적용된 유닛에 대해 수정 전과 후의 EMC(Electro Magnetic Compatibility) RE(Radiated Emission) 노이즈 측정결과를 비교함으로써 방사성 노이즈가 감소되었음을 확인하였다. As the design complexity and performances are increased in satellite electronic board, noise related problems are also increased. To minimize the noise issues, various design improvements are performed by power integrity and signal integrity analysis in this research. Static power and dynamic power design are reviewed and improved by DC IR drop and power impedance analysis. Signal integrity design is reviewed and improved by time domain signal wave analysis and PCB(Printed Circuit Board) design modifications. And also power planes resonance modes are checked and mitigation measures are verified by simulation. Finally, it is checked that radiated noise is reduced after design improvements by EMC(Electro Magnetic Compatibility) RE(Radiated Emission) measurement results.