기판온도 및 박막두께가 Ga-doped ZnO 박막의 특성에 미치는 영향

조원준(Won Jun Cho),강성준(Seong Jun Kang),윤영섭(Yung Sup Yoon) 大韓電子工學會 2010 電子工學會論文誌-SD (Semiconductor and devices) Vol.47 No.1

본 연구에서는 RF 마그네트론 스퍼터링 법으로 Eagle 2000 유리 기판 위에 Ga-doped ZnO (GZO) 박막을 제작하여, 기판온도 100∼400 ℃ 및 박막두께에 따른 박막의 결정화 특성과 전기적 및 광학적 특성을 조사하였다. 공정조건에 상관없이 모든 GZO 박막은 c-축 배향성을 나타내는 (002) 회절 피크만이 관찰되었고, 300 ℃에서 400 ㎚ 증착한 GZO 박막이 가장 우수한 결정성을 나타내었으며, 그 때의 반가폭 값은 0.4°이었다. 또한, AFM 으로 박막의 표면형상을 분석한 결과 300 ℃에서 400 ㎚ 증착한 박막에서 비교적 입자가 고르고 치밀한 박막이 형성되었다. 전기적 특성은 홀 측정 결과 300 ℃에서 400 ㎚ 증착한 박막에서 가장 낮은 비저항 (8.01×10<SUP>-4</SUP> Ω㎝)과 가장 높은 전자 캐리어농도 (3.59×10<SUP>20</SUP> ㎝<SUP>-3</SUP>) 를 나타내었다. 모든 GZO 박막은 공정조건에 무관하게 가시광 영역에서 80 %의 투과율을 나타내었으며, 기판온도 및 박막두께 증가에 따른 Ga 도핑효과의 증가로 밴드 갭이 넓어지는 Burstein-Moss 효과가 관찰되었다. In this study, Ga-doped ZnO (GZO) thin films have been fabricated on Eagle 2000 glass substrates at various substrate temperatures 100∼400 ℃ and thin film thickness by RF magnetron sputtering in order to investigate the structural, electrical, and optical properties of the GZO thin films. It is observed that all the thin films exhibit c-axis orientation and a (002) diffraction peak only. The GZO thin films, which were deposited at T=300 ℃ and 400 ㎚, shows the highest (002) orientation, and the full width at half maximum (FWHM) of the (002) diffraction peak is 0.4°. AFM analysis shows that the formation of relatively smooth thin films are obtained. The lowest resistivity (8.01×10<SUP>-4</SUP> Ω㎝) and the highest carrier concentration (3.59×10<SUP>20</SUP> ㎝<SUP>-3</SUP>) are obtained in the GZO thin films deposited at T=300 ℃ and 400 ㎚. The optical transmittance in the visible region is approximately 80 %, regardless of process conditions. The optical band-gap shows the slight blue-shift with increase in doping which can be explained by the Burstein-Moss effect.

PLD 법으로 제작한 In₂O₃-ZnO 박막의 광학적 및 전기적 특성

신현호(Hyun Ho Shin),한정우(Jung Woo Han),강성준(Seong Jun Kang),윤영섭(Yung Sup Yoon) 대한전자공학회 2008 電子工學會論文誌-SD (Semiconductor and devices) Vol.45 No.7

본 연구에서는 펄스 레이저 법으로 200 mTorr 의 산소 분압에서 기판 온도를 200 ℃ 에서 600 ℃ 까지 변화시켜 가며, quartz 기판 위에 In₂O₃-ZnO 박막을 제작하여 광학적 및 전기적 특성을 조사하였다. XRD 측정을 통해 In₂O₃-ZnO 박막이 다결정 상태인 것을 알 수 있었으며, 기판 온도가 500 ℃ 로 증가함에 따라 35.5° 부근의 In₂O₃(400) 피크는 감소한 반면 30.6°부근의 In2O3 (222) 피크는 증가했다. 박막의 표면을 AFM 으로 조사한 결과, round type 의 결정립들이 관찰되었으며 표면 거칠기 값은 500 ℃ 에서 제작한 박막에서 가장 낮은 값 (6.15 ㎚) 을 나타내었다. 모든 In₂O₃-ZnO 박막이 가시광 영역에서 평균 82 % 이상의 투과율을 보였다. 또, 500 ℃ 에서 제작한 In2O3-ZnO 박막에서 가장 높은 캐리어 농도 (2.46×10<SUP>20</SUP> ㎝<SUP>-3</SUP>) 값과 가장 낮은 비저항 (1.36×10<SUP>-3</SUP> Ω㎝) 값을 나타내었다. In this study, In₂O₃-ZnO thin films are prepared on quartz substrates by the pulsed laser deposition and their optical and electrical properties are investigated as the function of substrate temperatures (200 ~ 600 ℃) at the fixed oxygen pressure of 200 mTorr. The XRD measurement shows that polycrystalline In₂O₃-ZnO thin films are formed. In the XRD measurement, the intensity of the (400) In₂O₃ peak at 35.5° decreases and that of the (222) In₂O₃ peak at 30.6° increases with the increase substrate temperature up to 500 ℃. From the result of AFM measurement, the morphology of In₂O₃-ZnO thin films are observed as round-type grains. The lowest surface roughness (6.15 ㎚) is obtained for the In₂O₃-ZnO thin film fabricated at 500 ℃. The optical transmittance of In₂O₃-ZnO thin films are higher than 82 % in the visible region. The maximum carrier concentration of 2.46×10<SUP>20</SUP> ㎝<SUP>-3</SUP> and the minimum resistivity of 1.36×10<SUP>-3</SUP> Ω㎝ are obtained also for the In₂O₃-ZnO thin film fabricated at 500 ℃.

공정 압력과 산소 가스비가 투명 플라스틱 기판에 성장시킨 AZO 박막에 미치는 영향

이준표(Jun Pyo Lee),강서운(Seong Jun Kang),정양희(Yang Hee Joung),윤영섭(Yung Sup Yoon) 대한전자공학회 2010 電子工學會論文誌-SD (Semiconductor and devices) Vol.47 No.2

본 연구에서는 RF magnetron sputtering 법으로 기판온도 200 ℃ 에서 공정 압력 (5∼20 mTorr)과 산소 가스비 (0∼3 %) 를 변화시켜가며 PES 플라스틱 기판 위에 AZO (Al : 3 wt%) 박막을 제작하여 광학적 및 전기적 특성을 조사하였다. XRD 측정을 통해 공정 조건에 관계없이 모든 AZO 박막이 c 축으로 우선 성장함을 확인할 수 있었다. 박막의 표면을 AFM 으로 조사한 결과, 표면 거칠기 값은 공정압력 5 mTorr, 산소 가스비 3 % 에서 제작한 박막에서 가장 낮은 값 (3.49 ㎚) 을 나타내었다. 모든 AZO 박막이 가시광 영역에서 80 % 정도의 투과율을 보였으며, 공정 압력과 산소 가스비가 감소할수록 에너지 밴드갭이 증가하는 Burstein-Moss 효과를 관찰할 수 있었다. Hall 측정 결과, 공정 압력 5 mTorr와 산소 가스비 0 %에서 제작한 AZO 박막에서 가장 높은 캐리어 농도 2.63 × 10<SUP>20</SUP> ㎝<SUP>-3</SUP> 값과 가장 낮은 비저항 4.35 × 10<SUP>-3</SUP> Ω㎝ 값을 나타내었다. In this study, AZO (Al : 3 wt%) thin films have been prepared on PES Plastic substrates at various working pressure (5∼20 mTorr), O2 gas flow rate (0∼3 %) and the fixed substrate temperature of 200 ℃ by using the RF magnetron sputtering and their optical and electrical properties have been studied. The XRD measurement shows that AZO thin films exhibit c-axis preferred orientation. From the results of AFM measurements, it is known that the lowest surface roughness (3.49 ㎚) is obtained for the AZO thin film fabricated at 5 mTorr of working pressure and 3 % of O₂ gas flow rate. The optical transmittance of AZO thin films is measured as 80 % in the visible region. We observe that the energy band gap of AZO thin films increases with decreasing the working pressure and the O₂ gas flow rate. This phenomenon is due to the Burstein-Moss effect. Hall measurement shows that the maximum carrier concentration (2.63 × 10<SUP>20</SUP> ㎝<SUP>-3</SUP>) and the minimum resistivity (4.35 × 10<SUP>-3</SUP> Ω㎝) are obtained for the AZO thin film fabricated at 5 mTorr of working pressure and 0 % of O2 gas flow rate.

전계인가 진공 증착법으로 제작된$\beta$ -PVDF (Poly(vinylidene fluoride)) 박막의 초전 특성

장동훈,강성준,윤영섭,Chang, Dong-Hoon,Kang, Seong-Jun,Yoon, Yung-Sup 대한전자공학회 2002 電子工學會論文誌-SD (Semiconductor and devices) Vol.39 No.5

전계인가 진공증착법으로 β상을 가지는 PVDF (Polyvinylidene Fluoride) 박막을 제작한 후, dynamic 방법으로 초전 특성을 측정하여 초전형 적외선 센서의 응용가능성에 대하여 조사하였다. PVDF 박막의 응답특성이 저주파와 고주파 영역에 따른 변조 주파수의 주파수 분산 (dispersion)으로 고려되었고, 그에 따른 초전 특성의 주파수 의존성을 관찰하였다. 저주파 (2∼100㎐) 영역에서 분역의 재배향 (reorientation) 되는 속도는 변조주파수의 속도보다 빠르므로 분극의 변화량이 증가하여 최대 값을 나타낸다. 반면에 고주파 (100∼1000㎐) 영역에서 분역의 재배향은 주파수 증가에 따라 방해를 받아 분극의 변화량이 억제되어 초전 응답이 감소하는 것을 알 수 있다. 초전계수와 전압감도 및 비검출능을 위한 재료평가지수는 각각 3.2×10/sup -10/C/㎠·K, 2.34×10/sup -10/C·cm/J 1.32×10/sup -9/C·cm/J이었고, 잡음등가전력과 비검출능은 각각 1.66×10/sup -7/W/㎐/sup ½/, 6.03×10/sup 5/cm·㎐/sup ½/W로 나타났다. The PVDF (Polyvinylidene Fluoride) thin film having P phase is prepared by the vacuum deposition with applying the electric field and its pyroelectric properties are studied by using a dynamic method to examine the possibility of the application to the pyroelectric IR sensor. The pyroelectric responses of the PVDF thin film are characterized as the frequency dispersion in both low and high modulation frequency regions, and their frequency dependences are observed. In the low frequency region (2~10Hzz), the polarization can easily rotate with the increase of modulation frequency and show the maximum since the reorientation rate of domains is higher than the modulation frequency. On the other hand, in the high frequency region (100~1000Hz), the pyroelectric response decreases as the frequency increases, because the reorienatation rate of domains is suppressed and thus, the change of polarization decreases. Pyroelectric coefficient, figure of merits for noise equivalent power and detectivity of the PVDF thin film are measured as 3.2$\times$10$^{-10}$ C/$\textrm{cm}^2$.K, 2.34$\times$10$^{-10}$ C.cm/J and 1.32$\times$10$^{-9}$ C.cm/J, respectively. Also, the noise equivalent and the detectivity are 1.66$\times$10$^{-7}$ W/H $z^{$\sfrac{1}{2}$}$, 6.03$\times$10$^{5}$ cm.H $z^{$\sfrac{1}{2}$}$W, respectively.

후열 처리 온도 변화에 따른 phosphorus doped ZnO 박막의 전기적 및 광학적 특성

한정우(Jung Woo Han),강성준(Seong Jun Kang),윤영섭(Yung Sup Yoon) 대한전자공학회 2009 電子工學會論文誌-SD (Semiconductor and devices) Vol.46 No.2

본 연구에서는 sapphire 기판위에 P (phosphorus) 도핑된 ZnO 박막을 제작한 후, 산소 분위기에서 후열 처리 온도가 박막의 전기적 및 광학적 특성에 미치는 영향에 대해서 조사하였다. XRD 측정 결과, 후열 처리 온도에 무관하게 모든 박막이 c축 배향성을 나타내었다. Hall 측정 결과, 850℃에서 후열 처리한 박막에서만 p형 전도 특성이 관찰되었다. 이때의 홀 캐리어 농도와 홀 이동도는 각각 1.18×1016㎝<SUP>-3</SUP>과 0.96㎠/Vs의 값을 나타내었다. 저온 PL 측정 결과, 850℃에서 후열 처리한 박막의 경우 p형 특성을 나타내는 상당량의 억셉터가 관련된 A0X (3.351eV), FA (3.283eV) 및 DAP (3.201eV) 피크가 관찰되었다. 향후 P 도핑된 ZnO 박막의 공정 조건과 후열 처리 조건을 최적화 시킨다면, 차세대 광소자에 응용될 수 있는 매우 유망한 재료로 주목받을 것으로 기대된다. The effects of post-annealing temperature on the optical and electrical properties of P-doped ZnO thin films grown on sapphire substrate have been investigated under oxygen ambient. The XRD shows that regardless of the post-annealing temperature , all P-doped ZnO thin films indicate the c-axis orientation. The results of hall effect measurements indicate the P-doped ZnO thin film annealed at 850℃ exhibits p-type behavior with hole concentration of 1.18×1016㎝<SUP>-3</SUP> and hole mobility of 0.96㎠/Vs. The low-temperature (10K) photoluminescence results reveal that the peak related to the neutral-acceptor exciton (A0X) , free electrons to neutral acceptor (FA) and donor acceptor pair (DAP) at 3.351eV, 3.283eV and 3.201eV are observed in the films showing p-type behavior with acceptor. The optimization of deposition and post-annealing conditions will certainly make the P-doped ZnO thin films promising materials for the application to the next generation of optical devices.

Proposal of a Novel Hybrid Arbitration Policy for the Effective Bus Utilization Control

이국표,윤영섭,Lee, Kook-Pyo,Yoon, Yung-Sup The Institute of Electronics and Information Engin 2010 電子工學會論文誌-CI (Computer and Information) Vol.47 No.1

우리가 제안한 새로운 하이브리드 버스 중재 방식은 기존의 Fixed priority 방식과 Round-Robin 방식을 혼재한 것으로 고정된 우선순위로 인한 버스 우선권 독점현상을 방지하고 각 마스터에 효율적으로 버스 우선권을 할당한다. 제안한 중재 방식과 기존의 방식들은 verilog와 하이닉스 0.18um 공정 라이브러리를 이용하여 합성하고, 게이트 카운트와 면적 용적을 비교함으로써 검증하였다. 성능 분석 결과, 우리가 제안한 중재방식이 기존의 방식들보다 성능이 우수하고, 버스 점유율의 효율적인 관리가 가능함을 확인할 수 있었다. We propose the novel Hybrid bus arbitration policy that prevents a priority monopolization presented in fixed priority and effectively assigns a priority to each master by mixing fixed priority and round-robin arbitrations. The proposed arbitration policy and the others were implemented through Verilog and mapped the design into Hynix 0.18um technology and compared about gate count and area overhead. In the results of performance analysis, we confirm that our proposed policy outperforms the others and effectively controls the bus utilization.

표면탄성파 필터 설계용 시뮬레이션 개발

권희두,윤영섭,김동일,류재구,류재성,Kwon, Hee-Doo,Yoon, Yung-Sup,Kim, Dong-Il,Ruy, Jae-Gu,Ryu, Jae-Sung 한국음향학회 1995 韓國音響學會誌 Vol.14 No.4

본 연구에서는 카이저 창함수를 이용하여 이동통신용 표면탄성파 필터를 설계하기 위한 CAD를 제작하였다. 제작된 CAD는 아포다이제이션 형태로서 하중함수가 주어진 빗살변환기와 정규형형태의 빗살변환기, 위드드롤로 형태로서 하중함수가 주어진 빗살 변환기 한쌍으로된 변환기와 아포다이제이션 형태로서 하중함수가 주어진 빗살변화기와 정규형 변환기, 반사기를 설치한 공진기 형태의 필터로서 구성되어 있다. 중심 주파수가 222MHz에서 343MHz 영역내의 표면탄성파 필터를 제작된 CAD로 모의 실험 하였다. 본 연구에서 제작된 CAD는 표면탄성파 필터로써 응용될 뿐만 아니라 디지틀 FIR 필터에도 응용될 수 있다. We developed a surface acoustic wave (SAW) computer aided design (CAD) for mobile communication using Kaier window function. The systems are composed of modules for designing apodization weighted IDT-uniform IDT, withdrawal weighted IDT-withdrawal weighted IDT, and resonator type. The design of SAW bandpass with center frequencies from 222MHz to 343MHz were simulated by the developed CAD system. Although the method proposed in this paper is formulated primarily for SAW filters, it is equally applicable to finite impulse response (FIR) digital filter design.

Performance Analysis of Bandwidth-Aware Bus Arbitration

이국표,윤영섭,Lee, Kook-Pyo,Yoon, Yung-Sup The Institute of Electronics and Information Engin 2011 電子工學會論文誌-SD (Semiconductor and devices) Vol.39 No.10

전형적인 버스 시스템 아키텍처는 마스터, 아비터, 디코더, 슬레이브와 같은 성분으로 구성되어 있다. 아비터는 여러 마스터가 동시에 버스를 사용하지 못하므로 선택된 버스중재 방식에 따라 버스를 중재하는 역할을 한다. 고성능을 위해 사용되는 일반적인 우선순위 방법에는 고정 우선순위, 라운드 로빈, TDMA, 로터리 방식 등이 있다. 일반적인 버스 중재 알고리즘은 버스 점유율을 고려하지 않고, 버스중재를 실시한다. 본 연구에서는 각각의 마스터 블록에서 버스 점유율을 계산한 버스 중재방식에 대해 제안하고 있다. TLM 성능분석 방식을 통해 제안하는 방식과 기존의 다른 버스 중재방식의 성능을 분석하였다. 성능검증 결과에서 일반적인 고정우선순위와 라운드로빈 방식은 버스점유율을 설정할 수 없었으며, TDMA와 로터리 중재방법은 100,000 cycle의 시뮬레이션에서 각각 50%와 70%의 버스점유율 오차가 발생하였다. 그러나, 제안하는 점유율 고려방식에서는 1,000cycle이상에서부터 99%이상 정확도를 보였다. Conventional bus system architectures are composed of several components such as master, arbiter, decoder and slave modules. The arbiter plays a role in bus arbitration according to the selected arbitration method, since several masters cannot use the bus concurrently. Typical priority strategies used in high performance arbiters include static priority, round robin, TDMA and lottery. Typical arbitration algorithms always consider the bus priority primarily, while the bus utilization is always ignored. In this paper, we propose an arbitration method using bus utilization for the operating block of each master. We verify the performance compared with the other arbitration methods through the TLM(Transaction Level Model). Based on the performance verification, the conventional fixed priority and round-robin arbitration methods cannot set the bus utilization. Whereas, in the case of the conventional TDMA and lottery arbitration methods, more than 100,000 cycles of bus utilization can be set by the user, exhibiting differences of actual bus utilization up to 50% and 70%, respectively. On the other hand, we confirm that for the proposed arbitration method, the matched bus utilization set by the user was above 99% using approximately 1,000 cycles.

Pb/La 조성에 따른 ( Pb, La ) $TiO_3$ 박막의 특성 변화

강성준,정양희,윤영섭,Kang, Seong-Jun,Joung, Yang-Hee,Yoon, Yung-Sup 대한전자공학회 1999 電子工學會論文誌, D Vol.d36 No.1

La 농도에 따른 PLT 박막을 sol-gel법으로 제작하여, La 농도가 PLT 박막의 전기적 특성에 미치는 영양을 조사하였다. La 농도가 5 mol%에서 28 mol%로 증가함에 따라 10KHz의 주파수에서 비유전률은 428에서 761로 증가하였고 유전손실은 0.063에서 0.024로 감소하였으며, 누설전류밀도는 150kV/cm의 전기장에서 6.96${\mu}A/cm^2$에서 0.79${\mu}A/cm^2$으로 감소하는 추세를 보였다. La 농도에 따른 PLT 박막의 이력곡선을 측정한 결과, La의 농도가 5mol%에서 28mol%로 증가함에 따라 잔류분극은 9.55${\mu}C/cm^2$ 에서 1.10${\mu}C/cm^2$ 으로 항전계는 46.4kV/cm에서 13.7kV/cm로 감소하였다. La 농도를 5 mol%에서 28 mol% 까지 변화시킨 PLT 박막에 대한 피로특성을 조사한 결과, La 농도가 증가할수록 피로특성이 현저히 개선됨을 알 수 있었다. 특히, La 농도가 28mol%인 PLT 박막의 경우, 상유전상을 가지며 5V에서 전하축적밀도와 누설전류밀도는 각각 134fC/${\mu}cm^2$과 1.01${\mu}A/cm^2$ 이었으며, La 농도가 10mol%인 PLT 박막은 6.96${\mu}C/cm^2$의 잔류분극과 40.2kV/cm의 항전계를 가졌다. 또한 ${\pm}5V$ 의 사각펄스를 $10^9$회 가한 후에도 잔류분극의 값이 약 20% 감소하는 비교적 우수한 특성을 나타내었다. 결론적으로, La이 10mol% 와 28mol% 첨가된 PLT 박막은 각각 NVFRAM과 차세대 DRAM 용 캐패시터 절연막으로 사용될 수 있는 매우 유망한 재료라 생각할 수 있다. In this study, we have prepared PLT thin films having various La concentrations by using sol-gel method and studied on the effect of La concentration on the electrical properties of PLT thin films. As the La concentration increases from 5mol% to 28mol%, the dielectric constant at 10kHz increases from 428 to 761, while the loss tangent decreases from 0.063 to 0.024. Also, the leakage current density at 150kV/cm has a tendency to decrease from 6.96${\mu}A/cm^2$ to 0.79${\mu}A/cm^2$. In the result of hysteresis loops of PLT thin films, the remanent polariation and the coercive field decrease from 9.55${\mu}C/cm^2$ to 1.10${\mu}C/cm^2$ and from 46.4kV/cm to 13.7kV/cm, respectively. With the result of the fatigue test on the PLT thin films, we have found that the fatigue properties are improved remarkably as the La concentration increases from 5 mol% to 28mol%. In particular, the PLT28) has paraelectric phase and its charge storage clensity and leakage current density at 5V are 134fC/${\mu}cm^2$ and 1.01${\mu}A/cm^2$, respectively. The remanent polarization and coercive field of the PLT(10) film are 6.96${\mu}C/cm^2$ and 40.2kV/cm, respectively. After applying of $10^9$ square pulses with ${\pm}5V$, the remanent polarilzation of the PLT(10) film decreases about 20% from the initial state. In the results, we conclude that the 10mol% and the 28mol% La doped PLT thin films are very suitable for the capacitor dielectrics of new generation of DRAM and NVFRAM respecitively.

Proposal of a Novel Flying Master Bus Architecture For System On a Chip and Its Evaluation

이국표,강성준,윤영섭,Lee, Kook-Pyo,Kang, Seong-Jun,Yoon, Yung-Sup The Institute of Electronics and Information Engin 2010 電子工學會論文誌-CI (Computer and Information) Vol.47 No.1

고성능의 SoC를 구현하기 위해서, 우리는 버스 프로토콜과 상관없이 선택된 슬레이브에 직접 액세스하는 특별하게 정의된 마스터인 플라잉 마스터 버스 아키텍쳐 구조를 제안한다. 제안한 버스 아키텍쳐는 베릴로그와 하이닉스 0.18um 공정을 디자인 맵핑하여 실행하였다. 마스터와 슬레이브 래퍼는 150여개의 로직 게이트 카운트를 가지기 때문에, SoC 디자인에 있어서 모듈의 고유 영역인 면적용적은 여전히 고려해야 한다. TLM 성능분석 시뮬레이션을 통해 제안한 아키텍쳐가 기존의 버스아키텍쳐와 비교해서 트랜잭션 사이클이 25~40%, 버스 효율성이 43~60% 증가하였고, 요청 사이클이 43~77% 감소하였다. 결론적으로, 우리가 제안한 플라잉 마스터 버스 아키텍쳐 구조는 성능과 효율성의 측면에서 버스 아키텍쳐 분야를 선도할 주요 후보중 하나라고 여겨진다. To implement the high performance SoC, we propose the flying master bus architecture that a specially defined master named as the flying master directly accesses the selected slaves with no regard to the bus protocol. The proposed bus architecture was implemented through Verilog and mapped the design into Hynix 0.18um technology. As master and slave wrappers have around 150 logic gate counts, the area overhead is still small considering the typical area of modules in SoC designs. In TLM performance simulation about proposed architecture, 25~40% of transaction cycle and 43~60% of bus efficiency are increased and 43~77% of request cycle is decreased, compared with conventional bus architecture. Conclusively, we assume that the proposed flying master bus architecture is promising as the leading candidate of the bus architecture in the aspect of performance and efficiency.