http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
병렬 피드백을 사용하여 $2.1{\sim}2.5\;GHz$ 대역에서 이득 제어가 가능한 저잡음 증폭기의 설계
황용석,유형준,Hwang, Yong-Seok,Yoo, Hyung-Joun 대한전자공학회 2007 電子工學會論文誌-SD (Semiconductor and devices) Vol.44 No.7
병렬 피드백을 이용하여 이득을 조절할 수 있는 저잡음 증폭기가 설계되었다. 설계된 저잡음 증폭기는 0.18um CMOS 공정으로 설계되었으며, 병렬 피드백은 커플링 캐패시터와 이득 제어 트랜지스터로 구성되어있다. 제안된 이득 제어 방법은 병렬 피드백에 연결된 이득 제어 트랜지스터의 채널 저항을 이용하였다. 측정 결과 $12\;dB{\sim}26.5\;dB$까지 총 38.5 dB의 이득 제어 범위를 가지고 있으며, 측정된 잡음지수는 약 4 dB이다. 소비 전력은 약 13.5mW였다. 측정된 잡음 지수의 경우 시뮬레이션과는 다르게 일반적인 저잡음 증폭기보다 높게 나타났지만, 다른 유사한 기술에 비해 훨씬 큰 동작 범위를 가지는 저잡음 증폭기가 구현하였다. A variable gain low noise amplifier (VG-LNA) implemented in TSMC 0.18 um process is presented. This VG-LNA is designed of two stage amplifier, and its gain is controlled by the shunt feedback loop composed of a gain control transistor (GCT) and a coupling capacitor in second stage. The channel resistance of GCT in the shunt feedback loop influences the input and output stages of a second stage by the Miller effect. Total gain of the proposed VG-LNA is changed by two factors, the load impedance reduction and the interstage mismatch by controlling the channel resistance of the GCT. Consequently, by adding a shunt feedback with a gain control transistor, this proposed VG-LNA achieves both wide gain tuning range of 37 dB and continuous gain control simultaneously.
윤석오(Seok-Oh Yun),유형준(Hyung-Joun Yoo) 대한전자공학회 2007 電子工學會論文誌-SD (Semiconductor and devices) Vol.44 No.11
다양한 표준에서 사용이 가능한 송신기를 구성하기 위해서는 이에 적합한 송신기의 구조와 부품의 개발이 반드시 필요하다. 본 논문에서는 다양한 표준에서 사용이 가능한 전력 증폭기를 CMOS 0.25 um 공정을 사용하여 구현하였다. 설계된 전력 증폭기는 중간단의 정합을 바꿈으로써 0.9, 1.2, 1.75, 1.85 ㎓의 주파수에서 동작하고, bonding wire를 활용하였을 때 2.4 ㎓에서 동작한다. 중간단의 정합회로는 2개의 인덕터를 4개의 스위치가 제어하도록 구성되어 있다. 제안된 전력 증폭기는 낮은 전력을 요구하는 ZigBee나 Bluetooth 표준에서는 전력증폭기로 사용될 수 있고, 높은 전력을 요구하는 CDMA 표준에서는 구동 증폭기로 사용이 가능하다. 설계된 전력 증폭기는 0.9 ㎓에서 18.2 ㏈의 이득, 10.3 ㏈m의 출력 전력 특성을 보였으며, 1.75 ㎓와 2.4 ㎓에서는 10.3 ㏈, 18.1 ㏈의 이득, 5.2 ㏈m, 10 ㏈m의 출력 전력 특성을 나타내었다. For successful implementation of multi-standard transmitter, reconfigurable architecture and component design are essential. This paper presents a reconfigurable CMOS power amplifier designed CMOS 0.25 um process. Designed power amplifier can be operated at 0.9, 1.2, 1.75, and 1.85 ㎓. Also, it can be used at 2.4 ㎓ by using bonding wire inductor. The interstage matching network is composed of two inductors and four switches, and operation frequency can be varied by controlling switches. Proposed power amplifier can be used as a power amplifier in low power applications such as ZigBee or Bluetooth application and used as a driver amplifier in high power application such as CDMA application. Designed power amplifier has 18.2 ㏈ gain and 10.3 ㏈m output power at 0.9 ㎓. Also, it represented 10.3 (18.1) ㏈ gain and 5.2 (10) ㏈m output power at 1.75 (2.4) ㎓.
능동-가중치 전하 샘플링을 이용한 고차 시간상 이동평균 필터
신수환(Soo-Hwan Shin),조용호(Yong-Ho Cho),조성훈(Sung-Hun Jo),유형준(Hyung-Joun Yoo) 大韓電子工學會 2012 電子工學會論文誌-SD (Semiconductor and devices) Vol.49 No.2
A discrete-time(DT) filter with high-order temporal moving average(TMA) using actively-weighted charge sampling is proposed in this paper. To obtain different weight of sampled charge, the variable transconductance OTA is used prior to charge sampler, and the ratio of charge can be effectively weighted by switching the control transistors in the OTA. As a result, high-order TMA operation can be possible by actively-weighted charge sampling. In addition, the transconductance generated by the OTA is relatively accurate and stable by using the size ratio of the control transistors. The high-order TMA filter has small size, increased voltage gain, and low parasitic effects due to the small amount of switches and sampling capacitors. It is implemented in the TSMC 0.18-μm CMOS process by TMA-22. The simulated voltage gain is about 16.7 dB, and P1dB and IIP3 are -32.5 dBm and -23.7 dBm, respectively. DC current consumption is about 9.7 mA.