Pt/Cr/HfO2/Pt/Cr/HfO2/SiO2/Si 게이트 스택을 이용한 뉴로모픽 소자의 전기적 특성 연구 = Research on electrical characteristics of neuromorphic device with Pt/Cr/HfO2/Pt/Cr/HfO2/SiO2/Si gate stack

다국어 초록 (Multilingual Abstract)

In this study, an artificial synapse semiconductor device of neuromorphic engineering was manufactured using flash architecture by simulating the signal processing method of the human brain, that is, the behavior of neurons and
synapses, and this device was measured electrically. We employed a gate stack structure of Pt/Cr/HfO2/Pt/Cr/HfO2/SiO2/Si to represent the signal processing of synapses and neurons. The floating gate (FG) Pt was fabricated in the form of a mesh island to reduce the leakage current of the device and to take advantage of the device yield stability. The thickness of Pt and Cr deposited on the thin film on top was measured to enable electron tunneling to and from the Pt, surrounded by metal and HfO2 insulating layers, altering the threshold voltage (VT) of the device and setting the synaptic weight in an analog form by storing or erasing electrons from Si. Voltage was applied to the Control Gate of the device for program and erase, representing the weakening and strengthening of synaptic connection strength. To prevent insulation breakdown and damage to the device during operation, an electrically measured Current-Voltage across the Tunnel Oxide HfO2/SiO2 confirmed that ±7 V or lower voltage allowed electron tunneling without insulation breakdown. The thickness of the Control Oxide was adjusted to control the memory window width, allowing for a wider range of synaptic weight division. The artificial synaptic device's synaptic connection strength was expressed by iteratively programming and erasing, and the endurance of the device was confirmed as part of its reliability. To determine the appropriate voltage applied to the Control Gate, considering the voltage range that may cause damage or leakage current during device operation, the synaptic weight and device endurance were taken into account. Additionally, the device's retention was verified, ensuring its suitability for charge storage, and passivation experiments were conducted to enhance the device's retention. Finally, by increasing the density of FG, we manufactured a device with extended
capacitance, memory window, and endurance. It is anticipated that optimizing the insulation layer and metal thickness will further enhance the performance, making it a potential candidate for a highly improved single artificial synaptic device.
Keywords: Neuromorphic, threshold voltage, High-k, Charge storage

국문 초록 (Abstract)

본 연구는 인간의 뇌의 신호처리 방식, 즉 뉴런과 시냅스의 거동을 모사하여 flash 아키텍처를 이용해 뉴로모픽 공학의 인공 시냅스 반도체 소자를 제작하였으며, 이 소자를 전기적으로 측정했다. Pt/Cr/HfO2/Pt/Cr/HfO2/SiO2/Si의 게이트 스택 구조를 이용해 시냅스와 뉴런의 신호처리 방식을 나타내고자 했다. Floating Gate(FG) Pt의 형태를 Mesh island 형태로 제작하여 소자의 누설전류를 줄이고, 소자 수율 안정성의 이점을 활용했다. 박막 위 소자에 증착되는 Pt과 Cr의 두께를 측정하여 금속과 HfO2 절연막으로 둘러 싸인 Pt에 Si으로부터 전자를 Tunneling 시켜 저장하거나 소거해 소자의 문턱 전압 VT를 변화시키며 아날로그 형태로 시냅스의 연결 강도를 나누어 시냅스 가중치를 설정했다. 소자의 Control Gate에 전압을 인가하여 program 및 erase 형태로 시냅스 연결 강도의 약화 및 강화를 표현하기 위해 Tunnel Oxide HfO2/SiO2의 절연막을 전기적으로 Current-Voltage를 측정하여 절연 파괴는 일어나지 않고, 소자 동작에 damage를 주지 않으며 전자 Tunneling이 진행될 수 있는 ±7 V 이하의 전압을 선정했다. 시냅스 가중치를 나눌 수 있는 메모리 윈도우를 늘리기 위해 Control Oxide의 두께에 따른 메모리 윈도우 폭을 조절했다. 인공 시냅스 소자의 시냅스 연결 강도를 반복적으로 program 및 erase를 진행하여 시냅스 가중치를 표현했으며, 소자 신뢰성 중 소자의 내구성을 확인했다. 소자 구동에 있어 damage 및 누설 전류를 발생시킬 수 있는 전압 영역을 시냅스 가중치 및 소자 내구성을 더하여 Control Gate에 적절한 인가전압을 결정했다. 소자의 또 다른 신뢰성으로 보존성을 확인하여 전하 저장에 적합한 소자인지 확인했고, 추가적으로 passivation 실험을 진행해 소자 보존성을 개선했다. 마지막으로 FG의 밀도를 높여 Capacitance 확장 및 메모리 윈도우, 내구성을 향상하고자 소자를 제작했다. 이후, 소자 절연막 및 금속 두께를 최적화하면 성능이 더욱 향상된 단일 인공 시냅스 소자로 활용될 수 있는 가능성이 증가할 것으로 예상된다.

주제어 : 뉴로모픽, 문턱 전압, 고유전막, 전하 저장

목차 (Table of Contents)

• 국문초록 1
• 제1장 서론 · 3
• 1.1. Neuromorphic 3
• 1.2. Flash Memory 배경 6
• 1.3. Neuromorphic에 대한 연구 동향 7
• 제2장 실험 방법 9
• 2.1. 시냅스 소자 제작 · 9
• 2.2. 금속 게이트 Pt, Cr 두께 측정 실험 14
• 2.3. Floating Gate 3 µm × 3 µm Array 실험 17
• 2.4. 제작된 소자의 동작 원리 20
• 제3장 실험 결과 및 토의 · 24
• 3.1. 절연막 두께 및 절연 특성 및 소자 조건 확립 · 24
• 3.1.1. Tunnel Oxide 조건 확립 · 24
• 3.1.2. Control Oxide 최적화 조건 확립 29
• 3.1.3. 제작된 전체 소자 36
• 3.1.4. Reading Voltage 결정 · 39
• 3.2. 인공 시냅스 소자의 시냅스 가중치 · 41
• 3.3. 인공 시냅스 소자의 신뢰성 47
• 3.3.1. 소자 내구성 · 47
• 3.3.2. 소자 보존성 개선 실험 50
• 3.4. Floating Gate 3 µm × 3 µm Array 결과 54
• 제4장 결론 · 58
• 참고문헌 60
• 영문초록 65
• 학회 발표 및 연구 논문 실적 67