고속 혼성모드 집적회로를 위한 온-칩 CMOS 전류 및 전압 레퍼런스 회로 = On-chip full high-speed mixed-mode circuits

국문 초록 (Abstract)

본 논문에서는 고속 혼성모드 집적회로를 위한 온-칩 (on-chip) CMOS 전류 및 전압 레퍼런스 회로를 제안한다. 제안하는 전류 레퍼런스 회로는 기존의 전류 레퍼런스 회로에서 부정확한 전류 값을 조정하기 위해 사용된 아날로그 보정 기법과는 달리 디지털 영역에서의 보정 기법을 사용한다. 또한, 제안하는 전압 레퍼런스 회로는 고속으로 동작하는 혼성모드 집적회로의 출력단에서 발생할 수 있는 고주파수의 잡음 성분을 최소한으로 줄이기 위해서 외부에 0.1 uF의 바이패스 캐패시터 (bypass capacitor)를 사용하되, 그와 동시에 칩 내부에 고주파 신호성분에 대해 작은 출력 저항을 볼 수 있는 구조의 레퍼런스 전압 구동회로를 사용하였다. 이 레퍼런스 전압 구동회로는 전력 소모 및 칩 면적을 최소화하기 위해서 저전력의 증폭기와 크기가 작은 온-칩 캐패시터를 사용하여 구현하였다. 제안하는 레퍼런스 회로는 0.35 um n-well CMOS 공정으로 설계 및 모의 실험 되었으며, 500 um × 300 um의 면적을 차지한다. 모의 실험 결과, 제안하는 전류 레퍼런스 회로는 공급 전압 및 온도의 변화에 대해서 각각 ±0.2 %/V와 68 ppm/℃의 변화율을 보이며, 제안하는 전압 레퍼런스 회로는 공급 전압 및 온도의 변화에 대해서 각각 ±0.1 %/V와 0.6 ppm/℃의 변화율을 보인다.

다국어 초록 (Multilingual Abstract)

This work proposes on-chip full CMOS current and voltage references for high-speed mixed-mode circuits. The proposed current reference circuit uses a digital-domain calibration method instead of conventional analog calibration to obtain accurate currents. The proposed voltage reference employs both internal reference voltage drivers and external 0.1 uF capacitors to minimize the high-frequency noise from the output stage of high-speed mixed-mode circuits. The reference voltage drivers adopt low-power opamps and small-sized on-chip capacitors for low-power consumption and small-chip area. The proposed references are simulated and laid out in a 0.35 um n-well CMOS process and the active chip area is 500 um × 300 um. The simulated current reference shows the power supply variation of ±0.2 %/V and the temperature coefficient of 68 ppm/℃. The simulated voltage reference shows the power supply variation of ±0.1 %/V and the temperature coefficient of 0.6 ppm/℃.

목차 (Table of Contents)

• 목차 = ⅰ
• Abstract = ⅳ
• 요약 = ⅴ
• Ⅰ. 서론 = 1
• Ⅱ. 제안하는 온-칩 전류 레퍼런스 회로 = 4
• Ⅲ. 제안하는 온-칩 전압 레퍼런스 회로 = 9
• Ⅳ. 모의 실험 결과 = 18
• Ⅵ. 결론 = 29
• 참고문헌 = 30