토너형 입자를 標示素子로 이용한 플렉시블 전자종이 디스플레이 製作에 관한 硏究

류기성 東亞大學校 2009 국내박사

전자종이 디스플레이(EPD : electronic paper display)는 종이의 장점과 전자 디스플레이의 장점을 결합시킨 새로운 형태의 디스플레이 이다. 종이처럼 빛을 반사시켜 정보를 표시하는 반사형 디스플레이로 야외와 같이 강한 빛에서도 시인성이 뛰어나며 전원이 꺼져도 정보가 유지된다. 또한 전자 디스플레이와 같이 부피의 변화 없이 많은 정보를 저장할 수 있으며 필요에 따라 수정 및 갱신이 가능하다. 종이에 비하여 정보의 접근성이 용이하며 특히 앞으로 사용자가 손쉽게 네트워크에 접속할 수 있는 유비쿼터스 환경이 구축되면 시간과 장소에 구애받지 않고 원하는 정보에 접근하므로 활용도가 높아질 것으로 생각된다. 현재 주목받고 있는 전자종이 디스플레이 구현기술로는 E-Ink 社의 마이크로 캡슐 및 SiPix 社의 마이크로 컵을 이용한 전기영동 기술, Gyricon Display의 트위스트 볼(twist ball 혹은 rotating ball)을 응용한 기술, Kent Display의 콜레스테릭 액정을 이용한 기술, 그리고 Bridgestone의 QR-LPD(quick response liquid powder display)를 이용한 기술이 있다. 하지만 대부분의 전자종이 디스플레이는 수십 ~ 수백msec의 느린 응답시간을 가지므로 동영상의 표현이 어렵다. 또한 문턱전압이 없으므로 픽셀 구동 시 전극 간의 누화(crosstalk) 현상에 크게 영향을 받는다. 이러한 원인으로 대부분의 전자종이 디스플레이는 TFT(thin film transistor : 박막 트랜지스터) backplane을 적용한 AM(active matrix : 능동형)형태로 제작되고 있다. 본 연구에서는 Bridgestone 방식과 유사한 토너형 입자를 이용하여 플렉시블 전자종이 디스플레이 패널을 제작, 구동하였다. 토너형 입자를 이용한 전자종이 디스플레이의 장점은 빠른 응답시간과 문턱전압이 있다는 것이며, 단점으로는 구동전압이 높다는 것이다. 본 연구에서는 먼저 국내 기술로 개발된 토너형 입자의 구동원리 및 구동특성에 대하여 살펴보았다. 다음으로 토너형 입자를 이용한 플렉서블 전자종이 디스플레이 패널을 제작하기 위해 기판 및 단위공정을 검토하고 7인치 WVGA (wide video graphics adapter : 800 × 480) 패널을 설계하였다. 검토 결과와 설계를 바탕으로 제작 공정을 수립하였고 토너형 입자를 이용한 7인치 플렉서블 전자종이 디스플레이 패널을 제작하였다. 제작된 패널의 광학적 특성을 측정한 결과 응답시간은 ≤ 0.25 msec (@ ±90 V), ≤ 0.15 msec(@ ±200 V)이며, 명암비는 약 2 (이미지 구동 시 - 1.9), 구동전압은 ≤ 60 V (@ 90 % 기준)의 특성을 얻었다. 또한 이미지 구동을 위하여 구동 회로를 제작하였으며 이미지를 성공적으로 구현하였다.

可變環境下의 不安定 시스템에 대한 自律 適應 制御器 設計

김성회 경희대학교 대학원 2002 국내박사

정밀 전자 부품들은 제품이 만들어진 후 그 제품들의 특성에 대한 실험 결과에 따라 각 부품에 대한 품질 등급을 결정한다. 즉 같은 공정에 의해 생산된 제품이라 할지라도 제조공정에서 발생되는 여러 가지 이유에 의하여 조금씩 제품의 특성이 달라지며, 달라진 특성에 따라 등급을 결정한다. 전자 부품들은 컴퓨터나 여러 전자 시스템들의 핵심 역할을 하고 있으므로 부품의 잘못된 동작은 전자 시스템에 대하여 결정적인 작동 오류를 만들 수 있어 산업 전반에 걸쳐 중대한 문제를 발생시킬 수 있다. 이와 같은 전자 부품의 특성을 검증하는 작업 중 온도에 대한 검증은 전자 부품이 반드시 수행해야 할 검증 사항들 중 하나이다. 많은 전자 부품은 일반적으로 산업현장에서 여러 온도에서 동작한다. 그러므로 그 전자 부품의 사용 가능한 최고나 최저 온도에 대한 정확한 온도들이 제시되어야 하며, 전자 부품은 이 온도 범위에서는 정확히 작동해야 한다. 전자 부품에 대한 온도 반응 검증시스템에서의 수행과정은 검증을 수행해야 할 전자 부품들의 연속적 입력 및 온도 반응 검사 그리고 출력의 과정으로 이루어진다. 부품들의 이러한 검증 작업 과정은 많은 기계적 움직임을 발생시키며 시스템 내부의 구조적 불안정 요소와 기계적 움직임이 결합되어 온도 제어를 어렵게 만든다. 즉 전자 부품에 대한 온도 반응 검증을 위하여 전자 부품들을 검증하는 동안 검증시스템의 온도를 일정하게 유지해야 한다. 그러나 온도에 대한 검증을 수행하는 실제 시스템의 온도는 빠른 속도의 부품 검증을 통한 시스템 활용의 극대화 및 최적 가격을 고려한 구조적 설계에 의해 시스템 온도를 안정 온도 영역에서 유지시키는 것은 어려운 작업이다. 일반적으로 전자 부품의 온도에 대한 검증을 수행하는 시스템은 제어를 수행하기 위한 수학적 모델링이 어렵다. 이에 따라 온도 반응 검증시스템은 일반적으로 비례-적분-미분(Proportion-Integral-Differential:PID) 제어기를 사용한다. PID 제어기는 각 모델마다 긴 시간의 반복적 실험을 통해 그 특성을 분석하여 제어기의 이득 값들을 구한다. 그러나 같은 모델의 시스템일지라도 완성된 각 시스템의 특성이 달라 각기 다른 제어기의 이득값을 선택해야 한다. 그러나 실제적으로 이와 같은 작업을 수행하기는 현실적으로 불가능하다. 본 논문에서 연구되는 전자 부품의 온도 반응 검증시스템은 온도 반응 검증장비 중 비교적 정밀한 온도 반응을 검증하는 시스템으로 모델링 작업이 거의 불가능하다. 또한 제어되는 시스템은 상당한 외란(disturbance)을 발생하며, 입력에 대한 온도 반응의 응답에 있어 불규칙한 지연이 존재한다. 이와 같은 시스템의 특성 때문에 모델이 없는 시스템에 대하여 적용할 수 있는 학습에 의한 기법은 적용하기 어렵다. 시스템이 갖는 문제를 해결하고 안정적이며 효율적인 제어를 수행하기 위하여 퍼지 알고리즘과 면역 알고리즘을 이용한 온도 반응 검증시스템의 제어기를 설계한다. 온도 반응 검증시스템에 대해 설계되는 퍼지 제어기는 이 시스템이 갖는 여러 특성에 때문에 제어기의 핵심 파라미터들이 각 시스템의 응답 반응에 기초된 자율적 탐색에 의해 조절됨으로 각 시스템마다의 독특한 반응 특성에 대해 효율적인 제어를 수행할 수 있다. 또한 제어기는 면역 알고리즘을 이용하여 작업 환경 변화에 따라 발생되는 냉원(cold source)의 가변적 출력 반응에 의한 저온에 온도 불안정성을 개선시켰으며 입력에 대한 연속적 및 주기적 소거법을 이용하여 시스템의 각 열원(heating source)들의 상호 작용에 의한 고온에서의 온도 불안정성을 해결하였다. 제안된 제어기의 효율성 및 실용성을 검증하기 위해 온도 반응 검증시스템에 대한 실험을 수행하였으며 그 결과를 제시하였다. 온도 반응 검증 실험은 외란 및 온도 지연이 발생되는 상황에서 고온과 저온에 대하여 수행되었으며 냉원에 대한 입력 환경의 변화가 동반되었다. 저온부터 고온에 대한 온도 특성 반응 데이터 및 PID 제어기와의 비교데이터를 실험 결과에 제시하였다. 제시된 실험결과를 통하여 제안된 제어기가 저온부터 고온에 이르는 각 온도의 반응 검증에서 적절한 안정성을 지니며 온도제어를 수행함으로써 그 효율성을 입증하였다. In this dissertation, a fuzzy controller for a system with disturbance and delay is designed. The system that is thermal test system for electronic elements has been controlled by PID algorithm because of its characteristic. There is not a mathematical model for the system. The PID gains are selected by repeated experiments. But the mechanical properties for each system can be different when the system is made. So the system that is use the PID controller is not properly operated. To solve this problem, it will be possible to consider that we introduce several learning algorithms to the system. But since the system has also response delay and disturbance, it is very difficult to adopt the general learning algorithms which include the neural network, evolution algorithm and so on. So we propose a fuzzy algorithm that parameters and rule base is selected by self-searched algorithm for each system. The input fuzzy membership function is adapted based on the set stable range. Output membership function is nearly fixed but some parameter is adjustable. The rule base is changed under basis on the system response. The output value computed through inference and defuzzification is mapped into a value that is proper for the system operation. This mapping for the real operation is directly related with the rising and down rate of temperature in the system. The system has a problem in hot temperature test. Each sensor is affected from all heating sources so that a process to compensate the effect from all heating sources is requested. To solve this problem, the heating input is regulated. The deference between temperatures measured from each sensor and rising rate of each temperature are computed. The regulation of each heating input is executed using this value. The method of regulation depends on the desired temperature of the system and the temperature at that time which the regulation is executed. Through this regulation, it will be possible to prevent the temperature of system to go into the unstable temperature. The system has also a problem in cold temperature test that is caused from the output property of cold source. The down of temperature is closely connected with gas pressure of cold source. But the pressure provided for cold source is different at each field and so the adjustment of input value for cold source has to be executed. We introduce the immune algorithm to do the adjustment. The mutual relation of T-cell, B-cell and antigen is applied to the adjustment. T-cell is composed of killer-cell, suppressor-cell and helper-cell and they give and take the influence with B-cell mutually. The antigen is removed by the killer cell. In this adjustment, the antigen is the difference between the reference down rate and real down rate. The tuning process to regulate the control input for the cold source in indefinite pressure makes the down rate in indefinite pressure be same with the down rate in the referenced pressure To verify and justify the method proposed in this dissertation and show their efficiency, we performed the experiment on the thermal test system and discussed the results.

차량용 전자 부품의 전자파 적합성 확보를 위한 시험 방법에 관한 연구

문희춘 한양대학교 공학대학원 2024 국내석사

(A) study of pyroelectric emission lithography using parallel electric and magnetic field focusing

문창욱 Graduate School, Yonsei University 2003 국내박사

While numerous methods of EBL have been studied to investigate fine line patterning, the best method of EBL is still undecided. Through electric and magnetic field simulations, we built a uniform electric field plate and magnetic pole piece that can implement 1:1 pattern transfers.The goal of this study is to investigate and provide patterned emitter masks and parallel electric-magnetic field generation for 1:1 pyroelectric emission lithography systems. With the highly integrated circuit industry moving towards EPL, the problems of making mask pattern on emitters and the generation of homogeneous electric and magnetic fields for 1:1 pyroelectric emission lithography must be confronted. 1:1 electron projection lithography was demonstrated on electron resist by heating a polycrystalline BaTiO3 and single crystal LiNb3 emitters with a grid pattern. A polling process was not necessary for pyroelectric emission where highly polarization materials are used, i.e., polycrystalline BaTiO3. We have described new design concepts for 1:1 Pyroelectric Emission Lithography and provided controlling factors for fine patterning. This work demonstrated an electron focusing method, a specific electric and magnetic vacuum chamber design, and a mask fabrication problem for the 1:1 Pyroelectric Emission Lithography System. Also by simulating magnetic fields in the vacuum chamber, ring type magnetic pole pieces were designed for homogeneous field distribution and to obtain characteristics required for 1:1 PEL systems. The exact dimensions for the ring type pole pieces were found to be 8.5mm high, with a width of 2mm, and an outer radius of 100mm. This ring type pole piece was able to give a homogenous field of within 1000ppm 미세 회로 선폭을 패터닝하기 위해 전자빔 리소그라피의 여러가지 방법들이 연구되고 있다. 가장 성능이 우수한 방법은 아직도 결정되어있지 않다. 고집적화되고 있는 회로를 제작하기 위해 나노 크기의 패턴제작이 가능한 전자 빔 방식의 리소그라피에 많은 연구가 집중하고 있다. 이런 경향에 맞추어 본 연구의 목적은 1:1 초전 전자 방출 리소그라피 시스템을 위해 패턴이 형성된 에미터 마스크 제작과 평행한 전기장과 자기장 발생장치를 제작하는 것이다. 본 연구에서는 1:1 패턴 형성시 전자 포커싱 문제를 풀기 위해 전기장과 자기장의 시뮬레이션을 수행하여 균일한 전기장 플레이트와 자기장 폴 피이스를 제작하였다. 1:1 전자 프로젝션 리소그라피에 해당되는 1:1 초전 전자 방출 리소그라피는 다결정 BaTiO3 또는 단결정 LiNbO3 에미터에 패턴을 만들고 열을 인가하면 방출된 전자가 웨이퍼의 전자빔 레지스트를 변화시켜서 회로 패턴을 형성 하게하는 방식이다. 큰 분극도를 갖는 물질, 즉 다결정 BaTiO3 인 경우에 초전 전자 방출을 위해서 폴링 프로세스는 필요하지 않다.1:1 초전 전자 방출 리소그라피를 위해 새로운 시스템 설계 개념을 설명하였고 미세 패턴 형성을 위한 제어 인자를 설정하였다. 즉, 특정의 전기장과 자기장을 형성하는 진공챔버 설계와 전자방출 에미터의 마스크 제작방법에 관하여 연구하였다. 진공 챔버 안에서 균일한 전기장과 자기장 형성위한 조건으로서 4인치 웨이퍼 기준으로 링타입 폴피이스의 크기는 8.5mm 높이, 2mm 폭, 외경 100mm, 폴과 폴의 간격은 80mm 이다.

Schroeder quadratic residue diffuser를 부착한 전자파 잔향실 내부의 전자기장 균일도 특성에 관한 연구

정삼영 漢陽大學校 大學院 2001 국내박사

전자파 잔향실은 전자파 장해, 복사 내성 및 차폐효과 측정 등에 활용되는 시험시설이다. 초기 외부 전자파 환경과 독립적이고 내부 소스(Source)에 의해 발생된 전자파가 외부로 복사되지 않도록 전자파 차폐실이 이용되었다. 그러나 전자파 차폐실은 내부 형성된 필드 분포가 일정하지 않아 측정의 정확성 및 재현성이 보장되지 않는 단점이 있다. 이러한 문제점을 해결하기 위한 두 가지 방식의 시험시설이 제안되고 있으며, 그 중 첫 번째 방식으로 차폐실 내부에 전자파 흡수체를 부착하여 벽면으로 향하는 전자파를 흡수하여 벽면에서 반사가 일어나지 않도록 하는 전자파 무반사실이며, EMC (Electromagnetic Compatibility) 측정을 위한 대용시험시설로서 많이 사용되고 있다. 전자파 무반사실은 측정 결과의 정확성과 재현성은 상당히 높으나, 전자파 흡수체의 사용에 따라 제작비용이 높고, 또한 복사 내성 시험을 위한 고전력 형성에 고출력 증폭기의 사용이 요구된다. 또 하나의 시설로서 전자파 차폐실의 반사를 이용하는 방식으로 차폐실 내부에서 랜덤(Random)하게 형성된 다중 모드(Multi mode)를 이용하는 전자파 잔향실이다. 단순한 구조의 전자파 차폐실에 모드 스터러(Stirrer)를 이용하여 내부 형성된 전자파의 경계조건을 이동시켜 시간 확률적으로 균일 필드를 형성시키는 방식이다. 전자파 잔향실은 전자파 차폐실 구조에 튜너(Tuner)의 부착으로 시설 이용이 가능하기 때문에 저렴한 비용으로 시설확보가 가능하며, 다양한 구조의 챔버(Chamber) 이용이 가능하다. 또한 전자파 흡수체를 전혀 부착하지 않기 때문에 전력 효율이 아주 좋으며 복사내성 시험을 위한 좋은 조건을 갖추고 있다. 본 논문에서는 피시험체의 다양한 구조를 고려, 전자파 잔향실의 응용도를 높이기 위하여 직사각형 구조와 비교하여 삼각형 및 원형 전자파 잔향실의 주파수에 대한 모드 분포와 필드 특성에 관해 비교 분석하였으며, 다중 모드를 활용하는 전자파 잔향실의 하한 주파수 확장과 적절한 튜너 효율에서 필드 균일도를 향상시킬 수 있는 방법에 관해서 조사 분석하였다. 전자파 잔향실의 외부 구조로서 많이 사용되는 직사각형 구조 대신 비대칭적 구조의 사용에 따른 필드 균일도 효과를 조사하였으며, 음향학 분야에서 음의 잔향을 위해 사용되는 Schroeder 방식의 QRD(Quadratic residue diffuser)를 전자파 잔향실에 적용하여 필드 균일도 개선 효과를 조사하였다. FDTD (Finite Difference Time Domain) 시뮬레이션(Simulation)방식을 적용하여 수치 해석한 결과 비대칭 구조를 사용하였을 경우 직사각형 구조에 비해 하한 주파수에서 상당한 필드 균일도 개선 효과를 가져왔으며, QRD의 적용으로 전 주파수 대역에서 약 2~3 dB 이상의 필드 균일도 개선 효과를 얻을 수 있음을 확인하였다. 해석 결과로부터 비대칭 구조 및 QRD의 적용으로 하한 주파수 확장은 물론 필드 균일도 확보를 위한 튜너 스텝 수를 상당히 줄여 시험시간 단축과 측정의 정확성 및 재현성 향상에 많은 기여를 할 것으로 본다.

페닐렌 分子를 利用한 分子電子 素子의 製作과 特性 分析

김도현 東亞大學校 大學院 2003 국내박사

Top-down 방식으로 제작되는 기존의 반도체 소자는 가까운 미래에 물리적 및 경제적 한계에 도달할 것으로 예상된다. 그러므로 이러한 물리적 그리고 경제적 한계를 돌파할 수 있는 새로운 기술의 출현이 절실히 요구되고 있다. 분자전자소자는 기존의 리소그래피 공정에 의한 top-down 제작방식이 아닌 자기조립과 같은 bottom-up 방식으로 제작되므로 위의 한계들을 돌파할 수 있는 새로운 기술이 될 것으로 전망된다. 그러나 전기적 특성을 분석하기 위하여 수 nm 크기의 분자에 손상을 주지 않고 전극을 부착하는 것이 어렵기 때문에 이 문제를 해결하는 것이 우선적 연구과제이다. 현재 break junction 전극, STM 전극, 나노기공전극, contact imprint 전극 등 다양한 방법이 시도되고 있다. 이러한 기술들은 복잡한 MEMS 공정 기술을 이용하거나 취급하기 어렵고 고가인 STM 장비를 사용해야 하는 점과, 까다로운 공정 때문에 성공적인 소자 제작의 비율이 수 %에 불과하다는 점이 문제로 지적되고 있다. 본 논문에서는 분자의 상단과 하단에 Au 전극을 안전하게 부착하기 위하여 상하부 전극 간의 단락을 방지하기 위하여 절연층을 삽입하고, 절연층에 분자를 삽입하기 위해 수 십 nm - 수 백 nm 크기의 나노비어홀을 전자빔 묘화 공정으로 성형하며, 나노비어홀 속에 자기조립 방법으로 분자를 하부전극에 부착하며, 상부전극은 분자에 손상을 주지 않도록 77K의 저온에서 전자빔 증착하는 것을 특징으로 하는 분자전자소자의 제작 공정을 제안하였다. 사용한 분자는 페닐렌 분자를 기반으로 하는 다양한 분자들을 사용하였으며, 분자전자소자의 전기적 특성을 측정하고 전도기구를 분석하였고, 분자전자소자들을 이용하여 AND와 OR 게이트를 구현하였다. 세 개의 페닐렌 분자로 구성되며 가운데 페닐렌 분자에 nitro(NO_(2))와 amine(NH_(2)) 기를 각각 부착한 분자전자소자의 경우 총 300개 소자 중에 다이오드 특성을 보이는 소자가 88%, 메모리 소자로의 응용이 가능한 hysteresis 특성을 보이는 소자가 3%, NDR특성을 나타내는 소자가 5%, 그리고 단락된 소자가 4%로 나타났다. 다이오드와 hysteresis, 그리고 NDR (Negative Differential Resistance) 특성은 동일한 분자로 제작한 다른 연구결과에서도 나타났던 특성이므로 이는 본 제조공정의 신뢰도를 입증하는 것이다. 더욱 이 단락율이 10% 미만인 것은 단락율이 90%에 이르는 다른 공정과 비교하여 본 공정이 보다 안정적임을 알 수 있다. 또한 상기한 페닐렌 분자에 메틸기(CH_(3)) 2개를 상단에 부착한 분자전자소자의 전도기구를 분석한 결과 다이오드 특성이 나타났으며, 온도와 인가전압의 크기에 따라서 고온에서는 Thermionic Emission(TE), 저온 고전압에서는 Fowler-Nordheim Tunneling(FNT), 그리고 저온 저전압에서는 Direct Tunneling(DT)가 지배적으로 나타났다. 활성화 에너지의 경우, 화학적 결합을 이룬 Au-S 계면의 접촉전위는 Φ=0.65eV, 물리적 결합을 이룬 Ti-aryl 사이의 접촉 전위는 Φ=0.61eV로 측정되었다. 또한 D-σ-A-sAc 구조를 이루는 (4,5,9,10-테트라히드로-피렌-2-일)-카바믹산 4-(2-메틸셜파닐-알킬)-3,5-디니트로-벤질 에스터 화합물 분자는 전형적인 다이오드 특성을 나타내었고, 이를 이용하여 AND와 OR 게이트를 구현함으로써 분자전자소자를 이용한 논리회로의 실현 가능성을 확인하였다. It is commonly assumed that the conventional semiconductor devices made by "top-down" method will reach its physical and economical limits in the near future. Therefore, the emergence of new technologies are urgently required to breakthrough the above barriers. Molecular Electronic Devices (MED) are expected to be a prominent device to overcome the above barriers because they uses bottom-up process such as self-assembly instead of the top-down with lithography. However, it is very difficult task to make metal contacts on both ends of a molecule with a few nm length without damage in order to characterize the molecule. Therefore, the hot issue of MED is to find a reliable way to make contacts on a molecule. At the present several methods have been proposed; break junction electrode, STM electrode, nano-pore electrode, and contact printed electrode. Such methods required the complicated MEMs technology or the expensive and very delicate STM equipment and also produced a low yield of a few %. In this paper we proposed a new fabrication process for MED which put the Au contacts on both ends of molecules in vertical manner and is characterized by inserting insulator layer with 1000Å between two contacts and forming nano-sized via holes of a few tens nm - hundreds nm in insulator layer with e-beam lithography and grafting the molecules on the bottom Au electrode inside of nano via hole by self-assembly and also depositing the top Au contacts above the molecule with e-beam evaporation at 77K to remove any damages on the molecules caused by the energetic Au particles. Several molecules based on phenylene molecule were employed and investigated the conduction mechanism and the logic gates such as AND and OR gate were implemented by the MEDs. MEDs consisting of three phenylene molecules with nitro(NO_(2)) and amine(NH_(2)) moiety on the middle phenylene molecule were fabricated with the number of a hundred fifty. Among them 88% of MEDs produced the diode-like characteristics , 3% with hysteresis which can be used as memory effect, 5% with NDR (Negative Differential Resistance), and 7% with short circuit. The reliability of process has been confirmed by producing the identical results which have been reported by other research groups. In addition the stability of process also has been identified by the very small percentage of short circuits, compared to the previously published processes which exhibited 90% of short circuits. Another MEDs using the molecule similar as the above one except two methyl(CH_(2)) moiety on the above phenylene molecule generated the typical diode-like characteristics. According to the temperature dependence of Ⅰ-Ⅴ relationship the conduction mechanism has been examined and it has been identified that several mechanisms such as Thermionic Emission(TE), Fowler-Nordheim Tunneling (FNT), and Direct Tunneling(DT) were combined together and one of them was dominant depending on the temperature and the applied voltage. At the high temperature TE was dominant, and FNT at the low temperature and at the high voltage, and DT at the low temperature and at the low voltage, respectively. Activation energy is shown that physisorbed Ti-aryl interface barrier is obtained 0.61eV and chemisorbed Au-S bond exhibited 0.65eV. Finally, MEDs with (4,5,9,10-Tetrahydro-pyren-2-yl)-carbamic acid 4-(2-methylsulfanyl-ethyl)-3,5- dinitro-benzyl ester molecule exhibited the typical and stable diode-like characteristics and were used to implement the logic circuits such as AND and OR gates, which provided the possibility of implementation of logic gates with MEDs.

의료전자기기의 광대역 전자파방사시험에 관한 연구

최만휴 아주대학교 산업대학원 2011 국내석사

This article processed a study on problems, solutions of the general items, measurement standard and fail items Testing of Broadband Electromagnetic Interference for Medical Electronic Equipments. Generally, the Testing items of Broadband Electromagnetic Interference for Electronic Equipments compose eight items largely. (RE, RS, CE, CS, Surge, Burst, magnetic, electrostatic etc.) The Medical Electronic Equipments process the testing in accordance with general electronic equipment. Specially, POCT (Point Of Care Testing) Equipments process a study on problems, solutions of the fail that occur item. (RE, RS, CE, Surge, Burst) The case of RE (Radiated Emission) test has get out of measurement standard problems. But The noise component caused LCD circuit board of equipment resolve using multi ground processing methode. Also, The case of RS (Radiated Susceptibility) test has internal problem of electronic equipments. But the abnormal condition problem resolve using EMC shielding tape and multi ground processing methode. And, the case of CE (Conducted Emission) and Surge, Burst Test has get out of measurement standard problems that occur at power circuit. But the problem resolve using the electronic circuit devices(bead, varistor etc.) and redesigned circuit. In Conclusion, this article is study on problems solutions of the general items for measurement standard satisfaction at the Testing of Broadband Electromagnetic Interference for Medical Electronic Equipments. 본 논문은 의료전자기기의 전자파방사시험 (EMC Test)의 전반적인 항목, 측정규격에 관한 연구 및 불량으로 발생하는 항목 (측정규격을 벗어난 항목)의 문제점 및 해결책에 관한 연구를 진행하였다. 일반적으로 전자기기의 전자파방사시험의 항목은 크게 8가지 (RE,RS, CE,CS, Surge, Burst, 자기장, 정전기 Test 등)로 구성되어 있으며,의료전자기기도 일반적인 전자기기의 전자파방사시험과 준하여 (측정규격이 약간의 차이는 있음) 시험을 진행 하게 된다. 특히 불량항목 으로 자주 발생되는 항목 (RE, RS, CE, Surge, Buret)의 문제점 및 해결책 에 관한 연구를 현장검사용 의료전자기기 장비위주로 진행하였다. RE (Radiated Emission) test 경우 측정규격을 벗어나는 문제점이있었지만, 기기의 LCD 상에서 발생하는 노이즈성분을 다중 접지를 이용해 해결 할 수 있었다. 또한, RS (Radiated Susceptibility) test 경우전자기기의 내부적인 문제점 (측정값이 일정하게 나오지 않는 문제점)이 있었지만, case 내에 전자파 차폐 tape 및 다중 접지를 이용한 기술로 해결 할 수 있었다. 그리고 전원회로에서 주로 발생하는 문제인 CE(Conducted Emission),Surge 및 Burst Teet 경우 초기 측정 규격 벗어나는 문제가 있었지만, 전자회로 소자 (Bead, varistor 접지 방법)및 회로 추가 설계를 이용하여 해결 할 수 있었다. 이와 같이 전반적으로 적용되는 의료전자기기 전자파방사시험 항목의 측정 규격에 만족할수 있는 문제점 및 해결책을 제시하는 연구이다.

Electrical characterization of advanced field-effect transistors: Junctionless transistors, carbon nanotubes, and tin dioxide nanowires

Joo, Min Kyu 고려대학교 대학원 2014 국내박사

본 논문에서는 차세대 전기 소자로 대두되고 있는 저차원 전계 효과 소자로써, Top-down 공정 방식에 의한 실리콘 Junctionless 트랜지스터와 Bottom-up 공정 방식에 의한 1차원 SnO2 나노선 및 2차원 탄소나노튜브 랜덤 네트워크 (CNT-RN) 트랜지스터에서의 전기적 특성을 세밀히 분석하였다. 실리콘 Junctionless 트랜지스터에서는 온도 변화에 따른 (77K~350K) 전자 이동도의 특성을 동작 영역별로 구분하여 분석하였다. 투명하고 유연한 미래 전자 소자 구현을 위해 각광받는 1차원 기반의 대표적 물질인 금속 산화물 나노선과 탄소나노튜브의 정밀한 특성 분석을 위해, 1차원 SnO2 나노선 소자에서 접촉 저항이 전하 이동도 및 저주파 잡음 특성에 미치는 영향을 살펴보았고 2차원 CNT-RN 소자에서 percolation 현상이 유효 정전 용량에 미치는 영향을 분석하기 위해 수치 전산모사 방법이 이용되었다. Junctionless 트랜지스터는 기존의 일반적인 전자 소자 거동 메커니즘과 달리 완전 공핍 모드, 부분 공핍 모드, 표면 축적 모드로 나뉘며 특히 주된 동작 영역인 체적 전류 부분과 표면 축적 모드의 기준점인 평탄 밴드 전압의 분석 및 정의는 소자 특성 평가에서 매우 중요하다. 따라서 Junctionless 트랜지스터의 성능 평가에 필수적인 문턱 전압, 평탄 밴드 전압, 유효 채널 크기 및 도핑 레벨 등의 수치를 먼저 상온에서의 정전압 특성을 통해 도출한 후 저온에서의 특성 분석을 진행했다. 이 소자에서의 전자 산란 메커니즘을 알아보기 위해, 전하 해석 모델을 기반으로 추출된 채널 길이 100nm 이하의 평면 및 나노선 형태의 Junctionless 트랜지스터에서의 체적 전자 이동도, 저전계 표면 축적 전자 이동도, 문턱 전압, 평탄 밴드 전압의 저온 특성 (77K-350K)을 동작 영역별로 분석하였다. 기존 특성 평가들과는 다르게, 평탄 밴드 전압의 실험적 도출을 위해 소자의 상/하부 기판 커플링 영향이 저온에서 고려되었다. 이를 기반으로 전자의 이동이 포논 산란 영향과 온도 의존성이 없는 중립 결점에 의한 산란에 대해 주로 영향을 받으며 체적 전자 이동도, 저전계 표면 축적 전자 이동도를 결정하게 되는 것으로 보여졌다. 이는 접촉 저항을 줄이기 위해 추가적으로 진행된 S/D 이온 주입 공정에 의해 생성된 결함에 의한 것으로 사료된다. 기존 상용 제품에서 널리 사용되고 있는 실리콘 기반의 소자 제작에 있어서 소형화 공정 기술의 한계를 극복하기 위해 새로운 나노 구조들이 제안되어 왔다. 특히 1차원 미래 투명/유연 소자로써 SnO2 나노선을 포함한 산화금속 나노선에 대한 연구 또한 지속되어 왔으나 저차원 소자에서의 전기적 특성 안정화 기술이 기존 실리콘 기반 기술 대비 아직 취약한 것은 사실이다. 이를 극복하기 위해 S/D 이온 주입 및 표면 절연 물질 코팅 공정 등이 시도되고 있지만 이러한 공정 변수들이 1차원 SnO2 나노선 소자에 미치는 영향에 대한 정밀한 분석이 미흡하였다. 따라서, 고분자 메타크릴산메틸 (PMMA)이 코팅된 1차원 SnO2 나노선 전계 소자를 제작했고, 소자의 정밀한 전기적 특성 분석에 필수불가결한 1차원 유효 정전용량을 도출하기 위해 수치 전산모사를 수행하였다. 도출된 정전용량의 게이트 반응 특성으로부터 여러 가지 전자 이동도 (저준위 전자 이동도, 유효 전자 이동도, 전계 전자 이동도)의 거동을 반도체 채널-금속간의 접촉 저항을 고려하여 분석하였다. 저차원 나노 구제에서 우세한 영향력을 갖는 접촉 저항은 전자 이동도 거동뿐 아니라 저주파 잡음 특성에도 영향을 주는 것이 확인되었다. 따라서 본 연구에서는 접촉 저항의 영향을 배제하기 위해 YFM (Y-function method) 방법을 이용하였고, 표면 트랩 농도 유추를 위해서는 접촉 저항 영향이 고려된 CNF (carrier number fluctuation) 저주파 잡음 모델을 적용하였다. 이러한 접촉 저항 평가 방법은 저차원 나노 구조 전계 소자에서 널리 적용될 수 있을 것으로 기대된다. 2차원 CNT-RN 전계 소자에서는 정전압 및 저주파 잡음 특성 연구를 진행하였다. 2차원 평면 정전용량 수치 해석 모델과 함께 YFM 방법을 이용하여 정전압 전기 특성을 분석하였는데, 사용된 전자 소자의 불확실한 채널 상태를 고려해볼 때, 고립된 탄소 나노 튜브 및 기생 정전용량의 영향을 배제한 유효 2차원 정전용량 도출의 필요성이 대두되었다. 따라서, 직접 실험을 통해 얻어진 유효한 정전용량 특성을 기반으로 percolation 현상이 2차원 네트워크 전자 소자의 유효 정전용량에 미치는 영향을 밝히기 위한 수치 전산모사를 시행하게 되었다. 수집된 실험 데이터를 근거로, 1차원 정전용량 수치 해석 모델을 2차원 네트워크 소자 분석에 도입하였고 이를 통해 모든 실험 결과에 대해 일관성 있는 결론을 도출했다. 또한 2차원 CNT-RN 소자에서 측정된 저주파 잡음 결과는 기존에 발표된 저주파 잡음 특성 경향과는 다른 CMF (carrier number fluctuation correlated mobility fluctuation) 저주파 잡음 모델로 설명되었고 산화 알루미늄 절연막의 표면 트랩 농도 또한 유추할 수 있었다. 마지막으로 저차원 물질을 이용한 소자의 소형화에 있어서 늘 이슈가 되고 있는 열특성에 대한 분석의 일환으로 정밀하게 분리된 금속성 및 반도체성 2차원 단층 탄소 나노 튜브 박막을 이용한 열전 특성을 분석하며 접촉점에 대한 세밀한 고려가 필요함을 시사하였다. 네트워크 소자를 제작함에 있어서 반도체성 탄소 나노 튜브의 비율이 금속성에 대해 증가함에 따라 Seebeck 계수가 준선형적으로 증가하는 것이 보여졌으며 이에 대한 물리적 분석 방법으로 탄소 나노 튜브간의 접촉점에 대한 고려가 제안되었다. 분석 결과에 따라, 탄소 나노 튜브간의 접촉점이 Seebeck 계수 결정에 주요한 역할을 하는 것으로 밝혀졌으며, 이러한 분석 방법은 다른 1차원 나노 물질로 구성된 percolation 채널 및 전도성 이종 복합체에도 널리 적용될 수 있을 것으로 사료된다. Low-dimensional nanostructure materials such as carbon nanotubes (CNTs), metal-oxide nanowires, graphene, and molybdenum disulfide (MoS2) have been intensively investi-gated as a next electronic candidate to replace complementary metal-oxide-semiconductor (CMOS) devices owing to their high on and off current ratio, field-effect mobility, and electri-cal conductivity. Two representative approaches have been used, namely, top-down and bottom-up technologies. The former method has been generally used in a commercial company for sili-con based mass production since it is extremely well controlled by costly lithography instru-ments. While the latter one is cost-effective but much difficult to modulate their physi-cal/chemical properties owing to their large sample-to-sample variations. Recently, a hybrid bottom-up/top-down technology with crossbar/CMOS structures for nano-scale memory and three-dimensional (3D) multifunctional nano-electronics were introduced as well, since it pro-vides advantages of ultra high bit scale-density and array-based circuit level integration. To be realized aforementioned concepts for practical applications, a proper device characterization based on device physics should be required. In this dissertation, static and low-frequency noise characteristics of low-dimensional advanced field-effect transistors (FETs), which are inde-pendently fabricated by top-down and bottom-up technology, are investigated in terms of dif-ferent channel materials and device dimensions and structures. At the beginning of this thesis, the trend of recent CMOS technology to overcome the short channel effects (SCEs) is introduced in terms of strain silicon channel engineering, silicon on insulator (SOI) technique, multi-gate structure, high-k and metal gate engineering, alterna-tive channel materials and beyond CMOS approaches. In chapters 2 and 3, various electrical parameter extraction techniques for low-dimensional FETs to evaluate device performances such as split capacitance-to-voltage (CV) technique, Y-function method (YFM), and Maserjian’s function including a numerical percola-tion simulation are introduced. The core carrier transport mechanism that dominates operation here is the field-effect control of 1-dimensional (1D) silicon-channel/nanowire, 2D silicon-channel/nanosheets, and quasi 2D randomly dispersed nanotubes. The low temperature characteristics of recently developed junctionless transistors (JLTs) will be presented as a possible promising device due to its figure of merits over im-proved short-channel operation. Based on the principle of device operation of JLTs, two con-duction regions can be defined with respect to silicon surface voltage, partially depleted region and surface accumulation region. But, as silicon channel width is shrunk until quasi-1D nan-owire shape, the threshold voltage (Vth) and flat-band voltage (VFB) are merged together at room temperature. To properly evaluate electrical parameters in such a low-dimensional silicon based device, this dissertation firstly dealt with low temperature behavior of Vth and VFB from quasi 2D planar to 1D nanowire devices. By employing split CV technique at room temperature and dual-gate coupling at low-temperature measurements, various devices parameters, tempera-ture and gate bias characteristics can be studied such as the temperature dependency of VFB and Vth, the gate oxide capacitance per unit area (Cox), and the doping concentration ND, respective-ly. With account for the position of VFB and their charge based analytical model of JLTs, bulk mobility (uB) and low-field mobility in accumulation region (u0_acc) were separately extracted, respectively. The mobility limitation factors concerning the degradation of uB and u0_acc with gate length in planar and nanowire JLTs have been studied. 1D metal-oxide nanowires (NWs) such as SnO2, ZnO and CuO materials have been widely studied because of their unique properties such as high surface-to-volume ratio, large aspect ratio, and carrier quantizing effects for electronic applications. Especially, SnO2 NW-FETs have been suggested as excellent candidates for high performance flexible and transparent NW transistors with low-temperature fabrication process. To improve the reliability of device performance, a post passivation process was suggested with the aim of reducing interface trap density and keeping adsorbents off the surface of metal-oxide NWs. To account for electrostatic coupling through the PMMA passivation layer, an analytical simulation to get the effective gate capacitance has been performed and compared to 1D cylindrical capacitance model (C1D). Channel access resistance (Rsd) effects on carrier mobility (u) and low-frequency noise (LFN) characteristics also described. The most widely spread device configuration relies on the random network since it is very easy to fabricate with low cost. However, for instance, the effective carrier number is not always to be known since it is easily has been influenced by oxygen molecules, humidity, and light so on. For this reason, proper electrical evaluation techniques have been needed. Static and LFN characterizations in quasi 2D N-type random network thin film transistors (RN-TFTs) based on single-walled CNTs have been presented. For the electrical parameter extraction, YFM was used to suppress Rsd influence. The gate-to-channel capacitance (Cgc) was obtained by split CV method and compared to 2D metal-plate capacitance model (C2D). In addition, to account for the percolation-dominated quasi-2D RN-TFTs, a numerical percolation simulation was performed with Floyd’s algorithm. LFN measurements were also carried out and the results were well interpreted by CNF and correlated mobility fluctuation model (CNF-CMF). Finally, C1D was suggested and applied to provide better consistency between all electrical parameters based on experimental and simulation results. Thermoelectric power (TEP) of 2D single-walled CNTs (SWCNTs) thin film networks has been investigated. In particular, SWCNT thin films are considered as attractive candidates to replace traditional transparent conducting oxides (TCOs) such as In2O3:Sn, SnO2:F, or ZnO:Al due to their low cost fabrication, flexibility, non-toxicity. To realize the potential of SWCNT networks as a thermoelectric power generator, a fundamental understanding of the inherent electrical and thermal transport properties is crucial. TEP, precisely tuned ratios of me-tallic (m-SWCNTs) and semiconducting (s-SWCNTs) in the network has been presented. To qualitatively analysis this, a theoretical model for TEP calculation with account for a junction effect between SWCNTs are introduced and compared with experimental results in a mixed SWCNT networks.

대전된 입자를 이용한 전자종이 소자의 수평전기장에서의 시뮬레이션 기법 연구

여준호 동아대학교 대학원 2010 국내석사

QRS 확산기를 이용한 다양한 전자파 잔향실 내부의 모드 분포 향상

이유진 한양대학교 대학원 2010 국내박사

본 논문은 전자파 장해 (Electromagnetic Interference; EMI) 및 복사 내성 (Immunity) 측정에 사용되는 전자파 무반사실 (Anechoic Chamber)의 대용 방법으로 활용될 수 있는 전자파 잔향실 (Reverberation Chamber) 내부에서의 전자기 필드 균일도 (Electromagnetic Field Uniformity) 특성에 관하여 연구하였다. 전자파 잔향실 내부에 균일한 필드를 생성하기 위해 사용되는 기존 스터러 (Stirrer)의 크기 및 유지보수 문제를 해결하기 위해, 음향학 분야에서 사용되고 있는 확산기 (Diffuser)가 1-3 GHz 대역을 대상으로 설계되었고, 다섯 가지 타입 (Type)의 삼각 프리즘 형 전자파 잔향실 (Triangular Prism Reverberation Chamber)과 네 가지 타입의 직육면체 형 전자파 잔향실 (Rectangular Reverberation Chamber)이 모델링되었다. 이 아홉 가지 타입의 전자파 잔향실에 대하여 시뮬레이션과 측정이 이루어 졌다. 시간 영역 유한 차분 (Finite Difference Time Domain; FDTD) 수치 해석 방법을 기초로 한 XFDTD 6.2 시뮬레이션 프로그램을 이용하여, 각 구조에서의 필드 분포에 대해 시뮬레이션을 하였으며, 그 결과들이 서로 비교 분석되었다. 필드 균일도는 IEC 61000-4-21 규격에 명시되어 있는 누적 확률 분포 (Cumulative Probability Distribution)에 의해 평가되었다. 그 결과, 확산기를 부착한 전자파 잔향실 내부의 필드 균일도가 ±6 dB 내의 오차 (Tolerance)와 ±3 dB 내의 표준 편차 (Standard Deviation)를 만족시키는 것을 보여 주었으며, 이는 본 논문에서 제안하고 있는 확산기가 국제 규격을 만족시킬 수 있음을 확인하였다. 또한 전자파 잔향실 내 QRS 확산기 설계 시, QRS 확산기 면적을 전자파 잔향실 한쪽 내벽의 44 %로 설계 하는 것이 가장 효율적임을 확인하였다.