전치 가능한 내장형 동적 랜덤 액세스 메모리 기반 메모리 내 연산 시스템 = Transposable embedded Dynamic Random Access Memory Based In-Memory Computing System

국문 초록 (Abstract)

이 연구에서는 온칩 비지도 학습을 위한 임베디드 동적 랜덤 액세스 메모리 (eDRAM) 기반 Computing-In-Memory(CIM) 스파이킹 신경망(SNN) 프로세서를 제안한다. 먼저, 기존에 보고된 CIM 비트 셀과 비교하여 면적을 줄일 수 있는 새로운 전치 가능한 3T1C eDRAM 비트 셀을 제시한다. 이 비트 셀은 스파이크- 타이밍-종속 가소성(STDP) 알고리즘과 최적화된 메모리 접근 방식과의 높은 호환성을 기반으로 에너지 효율을 향상시킨다. 특히, 행 방향 접근 시에는 3 개의 트랜지스터 기반 비트 셀 구조가 스니크 전류 경로를 생성하지 않고 전하를 축적할 수 있도록 한다. 열 방향 읽기 접근 시에는, STDP 학습 알고리즘의 읽기-연산- 쓰기 순서를 활용한 즉각적인 가중치 갱신이 가능하여, 데이터 복원 없이 접근할 수 있는 방식을 구현할 수 있다. 해당 접근 방식의 이점을 극대화하기 위해, 새로운 감지 증폭기를 추가로 설계하여 데이터 복원 없이 읽기 접근을 지원하고, 동시에 리프레시 동작도 수행할 수 있도록 설계하였다. 이를 통해 학습 과정에서 에너지 효율이 27% 향상되었다. 또한, Leaky Integrate-and-Fire bitline (LIF_BL)을 제안하여, SNN 의 특성을 활용하여 아날로그-디지털 변환기 (ADC) 없이 동작할 수 있도록 설계하였다. 이를 통해 전력 및 면적 효율성을 크게 향상시킬 수 있었다. 그러나, LIF_BL 의 동적 전압 범위가 고정된 전원 전압에 의해 제한되면서 신호 마진과 선형성이 저하되는 문제가 발생한다. 이를 해결하기 위해, 혼성 신호 뉴런 모델을 도입하여, 전압 해상도를 유지하면서도 전압 범위를 가상적으로 확장할 수 있도록 하였다. 이를 통해, 단순한 감산 및 횟수 집계 방식만으로도 정확하고 에너지 효율적인 뉴런을 구현할 수 있다. 제안된 eDRAM-CIM 기반 SNN 프로세서는 상용 28nm CMOS 공정을 사용하여 구현되었으며, MNIST 데이터셋을 이용한 분류 정확도 89.6%를 달성하였다. 또한, 0.15 nJ/pixel 의 에너지를 소비하며, 칩 면적은 0.57 mm²로 측정되었다. 키워드: computing-in-memory, embedded DRAM, spiking neural network, spike-time-dependent plasticity, restoring-free access.

다국어 초록 (Multilingual Abstract)

This paper introduces spiking neural network (SNN) accelerator based on embedded dynamic random-access memory (eDRAM) for on-chip unsupervised learning. Initially, we propose a novel design of transposable 3T-1C eDRAM bitcell, which occupies less area than prior existing computing-in- memory (CIM) bitcells. Energy efficiency is improved in the proposed bitcell by exploiting its compatibility with the bio- inspired spike-timing-dependent plausible (STDP) algorithm and an efficient memory access mechanism. In row-wise operations, the three-transistor (3T) design of the proposed bitcell enables current accumulation while effectively preventing sneak current paths. Column-wise read access is performed in a restoring-free access manner by leveraging immediate weight updates through the read-calculate-write sequence of the STDP algorithm. To fully utilize the restoring-free feature, a novel sense amplifier was employed to provide not only restoring-free read access but also the refresh operation, resulting in a 27% improvement in energy efficiency during the learning phase. A leaky integrate-and-fire bitline (LIF_BL) is also introduced by leveraging the inherent properties of SNN to eliminate the dependency on ADCs, which otherwise degrade the energy and area efficiency. However, due to the fixed supply voltage, the dynamic range of LIF_BL voltage is constrained, leading to the reduced signal margin and degraded linearity. To address this limitation, a mixed-signal neuron model is employed to virtually increase the voltage range while maintaining voltage resolution. As a result, an accurate and low-power neuron implementation can be achieved by employing a simple subtraction-and- counting approach. Implemented in a commercial 28nm CMOS process, the proposed eDRAM-CIM based SNN processor attained 89.6% classification accuracy on the MNIST dataset, with an energy consumption of 0.15nJ/pixel and an area of 0.57mm2

목차 (Table of Contents)

• 제 1 장 서론 １
• 1.1 연구 필요성 １
• 1.2 연구 방향 ３
• 1.3 논문 구성 ４
• 제 2 장 배경지식 ５
• 2.1 SNN 추론 동작 ５
• 2.2 STDP 학습 동작 ６
• 2.3 기존 eDRAM 비트 셀 구조 １１
• 제 3 장 3T1C eDRAM 기반 CIM 매크로 １５
• 3.1 제안된 전치 가능한 eDRAM CIM 셀 １５
• 3.2 SNN 추론을 위한 전류 기반 MAC 동작 ２１
• 3.3 데이터 복원 과정이 없는 학습 동작 ２４
• 제 4 장 eDRAM CIM 기반 SNN 시스템 ３１
• 4.1 혼성 신호 기반 뉴런 ３１
• 4.2 전체 SNN 시스템 구조 ３７
• 제 5 장 실험 결과 ４２
• 5.1 실험 환경 ４２
• 5.2 eDRAM 리텐션 타임 실험 ４３
• 5.3 제안된 eDRAM 기반 SNN 가속기 기능 검증 ４６
• 5.4 정량적 결과 ４８
• 제 6 장 결론 ５６
• 참고 문헌 ５７