RISC-V 프로세서 기반의 데이터 기밀성 및 무결성 보장 아키텍처 설계 및 구현 = Design and implementation of an architecture ensuring data confidentiality and integrity based on the RISC-V processor

다국어 초록 (Multilingual Abstract)

With the spread of Internet of Things (IoT) devices, embedded systems are being used in various fields, and due to their high accessibility, they are rapidly spreading to homes and businesses. In addition, due to the efficiency of embedded systems, it is rapidly being applied to fields that require high reliability such as machine control and military weapon systems. However, privacy problems and security problems caused by malicious tampering attacks are also increasing, so studies on structures that can ensure data confidentiality and integrity of embedded systems are required.
In the case of security structures for existing commercial processors, structures that ensure data confidentiality and integrity through memory isolation are mainly used by additional implementations of privilege levels on the system, but in low-performance embedded systems, frequent context switching between privilege levels can cause performance degradation.
In this paper, without the addition of a privilege level, we propose a merkle tree-based integrity guarantee structure that includes counter-mode-based data confidentiality guarantee structure of block ciphers on the RISC-V system with a defense techniques against replay attacks. The system security structure proposed in this paper provides efficient data confidentiality and integrity guarantees because data is managed in conjunction with cache operations in the system security module.

국문 초록 (Abstract)

IoT(Internet of Things) 디바이스의 보급으로 임베디드 시스템은 다양한 분야에서 사용되고 있으며, 높은 접근성으로 인해 가정 및 기업에 빠른 속도로 확산되고 있다. 또한, 임베디드 시스템이 가지는 효율성으로 인해 기계 제어, 무기체계와 같은 높은 신뢰성이 요구되는 분야에도 빠르게 적용되고 있다. 하지만, 임베디드 시스템의 보급으로 인한 프라이버시 문제 및 악의적인 tampering 공격으로 인한 보안 문제 또한 함께 증가하고 있기 때문에 임베디드 시스템의 데이터 기밀성과 무결성을 보장할 수 있는 구조에 대한 연구가 요구되고 있다.
기존의 상용 프로세서에 대한 보안 구조의 경우, 시스템상의 privilege level을 추가적으로 구현하여 메모리의 격리를 통한 데이터 기밀성 및 무결성을 보장하는 구조가 주로 사용되지만, 저성능 임베디드 시스템에서는 privilege level간의 잦은 context switching은 성능 감소의 원인이 될 수 있다.
본 논문에서는 privilege level의 추가 없이, RISC-V 시스템상의 블록암호의 counter-mode기반 데이터 기밀성 보장 구조 및 replay 공격에 대한 방어 기법을 포함하는 머클트리 기반 무결성 보장 구조를 제안한다. 본 논문에서 제안하는 시스템 보안 구조는 시스템상의 보안 모듈에서 캐시의 동작과 연동하여 데이터를 관리하기 때문에 효율적인 데이터의 기밀성 및 무결성 보장 기능을 제공한다.

목차 (Table of Contents)

• I. 서론 1
• 1. 연구의 배경 1
• 2. 논문 기여 1
• 3. 논문 구성 2
• II. 배경 지식 3
• 1. AES 블록암호 알고리즘 3
• 2. Galois Counter Mode 4
• 3. SHA-256 해시 알고리즘 6
• 4. RISC-V ISA와 PMP 7
• 5. 암호 연산 및 Merkle tree 기반의 메모리 보호 10
• III. 설계 및 구현 12
• 1. 공격 모델 및 가정 12
• 2. 설계 구조 12
• 가. 전체 구조 12
• 나. Trusted PMP CSR 14
• 다. Custom cache 15
• 라. Security monitor 18
• IV. 검증 37
• 1. 실험 환경 37
• 2. 실험 과정 38
• 3. 실험 결과 43
• 가. 동작 검증 43
• 나. 공격 검증 45
• 다. 성능 비교 46
• 라. 차별성 48
• V. 결론 49
• 1. 결론 및 향후 연구 방향 49