1.5V,900MHz CMOS 저잡음 증폭기 설계 = (A) 1.5V, 900MHz CMOS Low Noise Amplifier Design

국문 초록 (Abstract)

최근의 이동 통신 시스템에서는 저전압, 저전력으로 동작하는 RF회로들이 선호되고 있지만, 시스템에서 요구되는 성능을 유지하면서 저전압, 저전력으로 동작하기는 쉽지 않다.
이동 통신용 수신기의 앞단에 필요한 저잡음 증폭기는 안테나로부터 나오는 신호를 받아들여 저잡음으로 증폭시킨 후 다음 단으로 보내는 역할을 수행한다. 수신기 전체 시스템의 잡음 특성은 앞단의 저잡음 증폭기에 의해 지배되므로 여기서의 잡음을 줄이는 것이 중요하다. 그러나 잡음은 줄이기 위해서는 전류를 많이 소비해야 한다. 또한 신호를 적절한 크기로 증폭할 수 있어야 다음 단에서 신호 처리과정을 효과적으로 수행할 수 있다. 따라서 저잡음 증폭기 성능의 가장 중요한 척도는 잡음지수(Noise Figure)와 이득(Gain),선형성(Linearity)이다.
최근에는 수신기 전체를 Si CMOS로 구현하려는 노력이 행해지고 있고, 이에 따라 저잡음 증폭기를 기존의 BiCMOS나 GaAs CMOS에서 Si CMOS로 만들고 있다.
본 논문에서는 inductive degeneration 구조를 사용하여 적은 전력 소모에서 낮은 잡음 특성을 갖도록 하고 선형성을 향상시키는 방법을 제안한다. 그리고 이러한 기법을 적용한 저잡음 증폭기를 0.35um CMOS 공정을 사용하여, 13mW의 소모 전력에 1.18dB의 잡음지수와 14.4dB의 전압 이득을 얻었고, 7.73dB의 IIP3와 22.1dBm의 OIP3을 얻었다.

다국어 초록 (Multilingual Abstract)

Recently, mobile communication systems require low voltage and low power RF circuits. But there are many challenges to overcome for the circuits operating low voltage and low power with a reasonable performance.
Low noise amplifier which is used at the receiver front-end for mobile communication receives signal from the antenna, amplifies it with noise minimized, and transmits it to the next stage.
The total noise of receiver system is dominated by the low noise amplifier at its front-end. But, reducing noise generally cause much power consumption in low noise amplifier. Also, low noise amplifier has to amplify the signal to the appropriate level, enabling the next stage to process the signal effectively. Accordingly, the important criteria for low noise amplifier performance are NF(noise figure), gain and linearity.
Recently, great emphasis is put on the implementation of Si CMOS receiver system and the low noise amplifier is implemented in Si CMOS other than BiCMOS or GaAs MESFET.
This paper proposes low noise amplifier circuits with low voltage, low power operation and low noise figure using inductive degeneration.
Proposed circuits are implemented using 0.35um CMOS process.
Simulation results show the proposed low noise amplifier with 14.4dB gain and 1.18dB NF, 13mW power dissipation, and 7.73dB IIP3, 22.1dBm OIP3.

목차 (Table of Contents)

• 목차
• 요약 = i
• 목차 = ii
• 그림목차 = iv
• 표목록 = vii
• I. 서론 = 1
• II. RF 회로 설계의 기본 개념 = 3
• 1. 안정도 = 3
• 1) 무조건 안정 = 3
• 2) 안정도 원 = 4
• 3) 다른 안정도 판별법 = 6
• 4) 안정도 개선 방법 = 6
• 2. 전력 이득 = 11
• 1) 전력 이득 방정식 = 11
• 2) 트랜스튜서 전력 이득 = 12
• 3) 동작 전력 이득 = 13
• 4) 가용 전력 이득 = 14
• 3. 잡음지수 = 15
• 4. 임피던스 정합 = 17
• 1) 반사계수와 특성임피던스 = 17
• 2) 임피던스 정합 방법 = 19
• 3) LPF 형태, HPF 형태 임피던스 정합 = 20
• 5. 선형성(Linearity)과 비선형성(Nonlinearity) = 22
• 1) 선형성 = 22
• 2) 비선형성 = 23
• 3) IMD, P1dB, IP3의 이해 = 29
• 6. 증폭기 설계 시 고려사항 = 35
• III. 저잡음 증폭기의 설계 = 37
• 1. 저잡음 증폭기 일반적인 구조 = 37
• 1) 저항 종단 저잡음 증폭기 구조 = 38
• 2) 1/gm종단 저잡음 증폭기 구조 = 39
• 3) Shunt-series feedback 저잡음 증폭기 구조 = 39
• 4) Inductive degeneration 저잡음 증폭기 구조 = 40
• 2. 사용한 저잡음 증폭기 구조 = 41
• 1) 저잡음 증폭기 구조 분석 = 41
• 2) 잡음 분석 = 44
• 3) 잡음 최적화 = 46
• IV. 저잡음 증폭기 구현 및 시뮬레이션 결과 = 50
• 1. 1단 저잡음 증폭기 회로 구현과 시뮬레이션 결과 = 51
• 1) DC 시뮬레이션 = 51
• 2) S-파라미터 시뮬레이션 = 65
• 2. 2단 저잡음 증폭기 회로 구현과 시뮬레이션 결과 = 65
• 1) S-파라미터 시뮬레이션 = 65
• 2) Harmonic Balance 시뮬레이션 = 68
• V. 결론 = 70
• 참고문헌 = 71
• Abstract = 73
• 감사의 글 = 75