(A) Study on the linearity improvement of CMOS low noise amplifier

다국어 초록 (Multilingual Abstract)

In this thesis, the post-linearization technique was proposed to meet the required linearity of the low-noise amplifier (LNA) in the wireless system. A linearizer was manufactured using the PMOS and thick-oxide NMOS to cancel the nonlinear current that is generated from the NMOS common-source (CS) amplifier. The 0.18μm CMOS process was used to manufacture a 2GHz-band amplifier to verify the proposed method. The IIP3 of the LNA that had the PMOS IMD sinker was 10.3 dBm, which was 8 dB higher than in the case without the linearizer. The IIP3 of the differential amplifier, to which the thick-oxide NMOS IMD sinker was applied, was 11 dBm, which was 7.5 dB higher than before. The linearizer reduced the gain of the LNA and increased the noise figure. To solve this problem, the cross-coupled post-linearization (CCPL) technique for the differential amplifier was proposed to ensure its linearity without disadvantages in the other functions of the LNA due to the post linearizer. A 2 GHz-band LNA with CCPL was designed and manufactured. The IIP3 of the LNA was 10.2 dBm, which was 6.6 dB higher than in the case without the linearizer. The linearizer slightly increased the gain of the amplifier, and hardly degraded the noise performance.
In the actual cascode structure, unlike in the ideal case, the nonlinear signal that is generated from the common-gate (CG) amplifier due to the finite drain-source resistance rds and the parasitic capacitance affects the linearity of the cascode amplifier. The nonlinear analysis of the CS and CG amplifiers was used to analyze how they affect the linearity of the cascode amplifier. A trade-off between the IIP3 and the gain with respect to the load impedance of the cascade amplifier occurred, which indicated that there is an optimal load impedance that maximizes the OIP3 of the amplifier.

국문 초록 (Abstract)

무선 시스템에서 요구되는 저잡음 증폭기의 선형성을 만족하기 위해 본 논문에서는 후치 선형화 기법을 제안하였다. PMOS 및 후막 NMOS를 이용한 선형화기를 제작하여 NMOS 공통 소스 증폭기에서 발생하는 비선형 전류를 상쇄하였다. 제안된 방법을 검증하기 위해 0.18 μm CMOS 공정을 이용하여 2 GHz 대역의 증폭기를 설계하였다. PMOS 선형화기를 이용한 저잡음 증폭기의 측정 결과 IIP3는 10.3 dBm으로 선형화기가 없는 경우와 비교해 8 dB의 IIP3의 개선 결과를 얻었다. 그리고 후막 NMOS를 이용한 차동 증폭기의 IIP3는 11 dBm으로 7.5 dB의 IIP3 개선 결과를 얻었다. 그러나 선형화기에 의해 LNA의 이득이 감소하고 잡음 지수가 증가하는 문제점이 발생하였다. 이를 해결하기 위해 차동 구조의 증폭기에서 크로스 커플드 후치 선형화 기법을 제안하여 선형화기에 의해 LNA의 다른 성능의 열화 없이 선형성을 제안하였다. 크로스 커플드 후치 선형화 기법을 적용한 2 GHz 대역의 LNA를 설계하여 선형화기가 없는 경우와 비교해 6.6 dB 개선된 10.2 dBm의 IIP3를 얻었다. 이 때 선형화기에 의해 증폭기의 이득은 약간 증가하고 잡음 특성의 열화는 거의 발생하지 않았다. 이상적인 경우와 달리 실제 캐스코드 구조에서는 유한한 드레인-소스 저항인 rds 및 기생 캐패시턴스로 인해 공통 게이트 증폭기에서 발생하는 비선형 신호가 캐스코드 증폭기의 선형성에 영향을 주게 된다. 이를 위해 CS 증폭기와 CG 증폭기의 비선형 해석을 이용하여 이들이 캐스코드 증폭기의 선형성에 미치는 영향을 해석하였다. 캐스코드 증폭기의 부하 임피던스에 대한 이득과 IIP3의 트레이드오프가 발생하였고 이로 인해 증폭기의 OIP3가 최대가 되는 최적의 부하 임피던스가 존재하는 것을 확인하였다.

목차 (Table of Contents)

• I.Introduction 1
• 1.1.RF CMOS performance according to the process development 1
• 1.2.Nonlinearity of the LNA in a wireless system 5
• 1.3.Existing linearization technique for the CMOS LNA 8
• 1.3.1.Optimum biasing 8
• 1.3.2.Derivative superposition 11
• 1.4.Thesis purpose and overview 15
• II.Post-linearization techniques of CMOS LNAs 16
• 2.1.Noise optimization of CMOS LNAs 16
• 2.1.1.Noise optimization of CMOS LNAs 16
• 2.1.2.Effects of QS on the nonlinearity of the amplifier 24
• 2.2.Post-linearization technique using the IMD sinker 29
• 2.2.1.Theory of post-linearization technique using the IMD sinker 30
• 2.2.2.Effects of the IMD sinker on the noise of the amplifier 40
• 2.2.3.Design and measurement of the LNA using the IMD sinker 49
• 2.3.Cross-coupled post-linearization technique 58
• 2.3.1.Theory of the cross-coupled post-linearization technique 60
• 2.3.2.Design and measurement of the LNA using the CCPL technique 67
• III.Nonlinear Analysis of the Cascode Amplifier 71
• 3.1.Effects of the nonlinearity of the CG amplifier on the linearity of the cascode amplifier 71
• 3.2.Nonlinear analysis of the cascode amplifier 81
• 3.2.1.Nonlinear analysis of the cascode amplifier using the Volterra series 81
• 3.2.2.Effects of the CMOS scaling issue on the linearity of the cascode amplifier 90
• 3.2.3.Experiment results 100
• IV. Conclusion 105
• References 107
• Appendix A.Derivation of Volterra series of common-source amplifier 111
• Appendix B.Derivation of Volterra series of common-gate FET in cascode amplifier 117
• Abstract 121