HDR CMOS 이미지 센서를 위한 이중 광자 계수 하이브리드 SPAD-다중 PPD 픽셀 구조

국문 초록 (Abstract)

본 논문에서는 다양한 조도 환경에서도 넓은 동적 범위를 확보하고 고정밀 광자 검출이 가능한 Hybrid Pixel Image Sensor 구조를 제안한다. 제안된 픽셀은 Single Photon Avalanche Diode(SPAD)와 세 개의 Pinned Photodiode(PPD)를 통합하여, 조도 조건에 따라 Analog Photon Counting(APC), Multi-PPD Charge Summation(MCS), Digital Photon Counting(DC)의 세 가지 동작 모드를 선택적으로 지원한다. 저조도에서는 SPAD를 이용한 아날로그 계수 방식을 통해 높은 감도와 저잡음을 달성하며, 중조도에서는 다수의 PPD에서 발생한 전하를 하나의 Floating Diffusion (FD) 노드로 합산하여 Full Well Capacity를 증가시킴으로써 동적 범위를 확장한다. 고조도에서는 SPAD 기반의 디지털 계수 방식을 적용하고, Active Recharging (AR) 회로를 인해서 짧은 deadtime과 안정적인 recharging 복귀 특성을 확보하였다.
제안된 센서는 110 nm Backside illuminated (BSI) CMOS 공정을 기반으로 구현되었으며, 픽셀 피치는 18.295 × 16.5 μm², 전체 칩 면적은 5100 × 5100 μm²이다. 제안된 구조는 Pixel당 3.75개 수준이며, NMOS Only라 저전력으로 예상된다. APC Mode에서 기존 연구 대비 MIMCap를 추가하여 3→6bit 이상 증가된다. MCS Mode에서는 1개의 PPD에서 3개로 증가하여 FWC이 18.8k→56.4k로 3배 증가 된다. 마지막으로 DC Mode에서는 기존 Clock base의 deadtime이 20ns 수준에서 AR 추가로 5ns 수준으로 고조도에서 비정규적인 입사 광자에 대해서도 정확한 신호 계수가 가능함을 시뮬레이션을 통해 확인하였다. Dynamic Range는 109dB 이상 확보할 것으로 예상되며, Photodiode 면적은 기존 Hybrid Pixel 대비 164% 면적 효율성을 확보가 가능하여 집적도 향상이 가능 하였다.

다국어 초록 (Multilingual Abstract)

This paper presents a Hybrid Pixel Image Sensor architecture capable of achieving a wide dynamic range and high-precision photon detection under various illumination conditions. The proposed pixel integrates a Single-Photon Avalanche Diode (SPAD) and three Pinned Photodiodes (PPDs), supporting three adaptive operating modes—Analog Photon Counting (APC), Multi-PPD Charge Summation (MCS), and Digital Photon Counting (DC)—depending on the illumination level. In the low-light region, the APC mode utilizes the SPAD for analog photon counting, achieving high sensitivity and low noise performance. At medium illumination, multiple PPDs transfer their accumulated charges to a shared Floating Diffusion (FD) node, effectively expanding the Full Well Capacity and extending the dynamic range. In the high-light region, the DC mode employs SPAD-based digital photon counting, where an Active Recharging circuit ensures short dead time (20ns → 5ns) and stable recovery characteristics for accurate counting under irregular photon arrivals.
The sensor was implemented using a 110 nm backside-illuminated (BSI) CMOS process. The pixel pitch is 18.295 × 16.5 μm², and the total chip area is 5100 × 5100 μm². The design requires only 3.75 transistors per pixel, and the NMOS-only configuration enables low-power operation. In APC mode, the addition of a MIM capacitor increases the effective bit depth from 3 bits to over 6 bits. In MCS mode, increasing the number of PPDs from one to three achieves approximately 3× FWC enhancement (18.8k → 56.4k e⁻). In DC mode, the AR-assisted operation allows accurate photon counting even under high-illumination conditions.
The proposed hybrid sensor is expected to achieve a dynamic range exceeding 109 dB, while improving the photodiode area efficiency by 164% compared to a conventional hybrid pixel design, enabling higher integration density and enhanced overall imaging performance.

목차 (Table of Contents)

• 제1장 서론 1
• 1. 연구목적과 연구방법론 1
• 제2장 선행 연구 3
• 1. Pinned Photo Diode (PPD) 3
• 2. Single Photon Avalanche Diode (SPAD) 6
• 3. Photon Counting 10
• 4. Quenching & Recharging 12
• 제3장 연구 주제 15
• 1. Block Diagram 15
• 2. Pixel 구조 17
• 1) Analog Photon Counting Mode 19
• 2) Multi PPD Charge Summation Mode 23
• 3) Digital Counting Mode 28
• 3. ADC 구조 32
• 제4장 진행 현황 35
• 1. 현재 상태 35
• 2. Simulation 38
• 1) 동작 simulation 38
• 2) Digital counting simulation 39
• 3) Multi Charge Accumulation simulation 41
• 4) ADC simulation 43
• 5) Simulation Results and Extended 10-bit Prediction simulation 45
• 제5장 결 론 51
• 참고문헌 53