다층 세라믹 패키지 재료와 제조공정

오태성 ( Tae Sung Oh ) 대한금속재료학회 1992 大韓金屬學會會報 Vol.5 No.2

Cu 머쉬룸 범프를 적용한 플립칩 접속부의 접속저항

박선희,오태성,Park, Sun-Hee,Oh, Tae-Sung 한국마이크로전자및패키징학회 2008 마이크로전자 및 패키징학회지 Vol.15 No.3

전기도금법으로 Cu 머쉬룸 범프를 형성하고 Sn 기판 패드에 플립칩 본딩하여 Cu 머쉬룸 범프 접속부를 형성하였으며, 이의 접속저항을 Sn planar 범프 접속부와 비교하였다. $19.1\sim95.2$ MPa 범위의 본딩응력으로 형성한 Cu머쉬룸 범프 접속부는 $15m\Omega$/bump의 평균 접속저항을 나타내었다. Cu머쉬룸 범프 접속부는 Sn planar범프 접속부에 비해 더 우수한 접속저항 특성을 나타내었다. 캡 표면에 $1{\sim}w4{\mu}m$ 두께의 Sn 코팅층을 전기도금한 Cu 머쉬룸 범프 접속부의 접속저항은 Sn 코팅층의 두께에 무관하였으나 캡 표면의 Sn코팅층을 리플로우 처리한 Cu머쉬룸 범프 접속부에서는 접속저항이 Sn 코팅층의 두께와 리플로우 시간에 크게 의존하였다. Cu mushroom bumps were formed by electrodeposition and flip-chip bonded to Sn substrate pads. Contact resistances of the Cu-mushroom-bump joints were measured and compared with those of the Sn-planar-bump joints. The Cu-mushroom-bump joints, processed at bonding stresses ranging from 19.1 to 95.2 MPa, exhibited contact resistances near $15m\Omega$/bump. Superior contact-resistance characteristics to those of the Sn-planar-bump joints were obtained with the Cu-mushroom-bump joints. Contact resistance of the Cu-mushroom-bump joints was not dependent upon the thickness of the as-elecroplated Sn-capcoating layer ranging from $1{\mu}m$ to $4{\mu}m$. When the Sn-cap-coating layer was reflowed, however, the contact resistance was greatly affected by the thickness and the reflow time of the Sn-cap-coating layer.

온도/습도 시험, 온도 싸이클링 시험 및 고온유지 시험에 따른 Package-on-Package의 신뢰성

박동현,오태성,Park, Donghyun,Oh, Tae Sung 한국마이크로전자및패키징학회 2016 마이크로전자 및 패키징학회지 Vol.23 No.3

박형 package-on-package에 대해 T/H (temperature/humidity) 시험, TC (temperature cycling) 시험과 HTS(high temperature storage) 시험을 사용하여 신뢰성을 분석하였다. T/H 시험은 $85^{\circ}C/85%$의 조건으로 500시간, TC 시험은 $-40{\sim}100^{\circ}C$의 조건으로 1000회, HTS 시험은 $155^{\circ}C$의 조건으로 1,000시간 범위에서 평가하였다. 폴리이미드 써멀테이프를 사용하여 제작한 24개의 package-on-package (PoP) 시편에 대해 신뢰성 시험 전에 측정한 솔더접속 배선의 평균저항은 $0.56{\pm}0.05{\Omega}$이었으며, 24개 시편에서 모두 유사한 값이 측정되었다. 500시간까지의 T/H 시험, 1000회의 TC 시험 및 1,000시간까지의 HTS 시험후에도 솔더 접속부의 오픈 불량은 발생하지 않았다. Reliability characteristics of thin package-on-packages were evaluated using T/H (temperature/humidity) test at $85^{\circ}C/85%$ for 500 hours, TC (temperature cycling) test at $-40{\sim}100^{\circ}C$ for 1,000 cycles, and HTS (high temperature storage) test at $155^{\circ}C$ for 1,000 hours. The average resistance of the solder-bump circuitry between the top and bottom packages of 24 package-on-package (PoP) samples, which were processed using polyimide thermal tape, was $0.56{\pm}0.05{\Omega}$ and quite similar for all 24 samples. Open failure of solder joints did not occur after T/H test for 500 hours, TC test for 1,000 cycles, and HTS test for 1,000 hours, respectively.

CNT-Ag 복합패드가 Cu/Au 범프의 플립칩 접속저항에 미치는 영향

최정열,오태성,Choi, Jung-Yeol,Oh, Tae Sung 한국마이크로전자및패키징학회 2015 마이크로전자 및 패키징학회지 Vol.22 No.3

이방성 전도접착제를 이용하여 Cu/Au 칩 범프를 Cu 기판 배선에 플립칩 실장한 접속부에 대해 CNT-Ag 복합패드가 접속저항에 미치는 영향을 연구하였다. CNT-Ag 복합패드가 내재된 플립칩 접속부가 CNT-Ag 복합패드가 없는 접속부에 비해 더 낮은 접속저항을 나타내었다. 각기 25 MPa, 50 MPa 및 100 MPa의 본딩압력에서 CNT-Ag 복합패드가 내재된 접속부는 $164m{\Omega}$, $141m{\Omega}$ 및 $132m{\Omega}$의 평균 접속저항을 나타내었으며, CNT-Ag 복합패드를 형성하지 않은 접속부는 $200m{\Omega}$, $150m{\Omega}$ 및 $140m{\Omega}$의 평균 접속저항을 나타내었다. We investigated the effect of CNT-Ag composite pad on the contact resistance of flip-chip joints, which were formed by flip-chip bonding of Cu/Au chip bumps to Cu substrate metallization using anisotropic conductive adhesive. Lower contact resistances were obtained for the flip-chip joints which contained the CNT-Ag composite pad than the joints without the CNT-Ag composite pad. While the flip-chip joints with the CNT-Ag composite pad exhibited average contact resistances of $164m{\Omega}$, $141m{\Omega}$, and $132m{\Omega}$ at bonding pressures of 25 MPa, 50 MPa, and 100 MPa, the flip-chip joints without the CNT-Ag composite pad had an average contact resistance of $200m{\Omega}$, $150m{\Omega}$, and $140m{\Omega}$ at each bonding pressure.

가압소결온도에 따른 p형 (Bi_0.2Sb_0.8)₂Te₃ 가압소결체의 열전특성

최정열,오태성,Choi, Jung-Yeol,Oh, Tae-Sung 한국마이크로전자및패키징학회 2011 마이크로전자 및 패키징학회지 Vol.18 No.4

p형 $(Bi_{0.2}Sb_{0.8})_2Te_3$ 분말을 기계적 합금화 공정으로 제조하여 가압소결 후 가압소결온도에 따른 열전특성을 분석하였다. 가압소결온도를 $350^{\circ}C$에서 $550^{\circ}C$로 증가시킴에 따라 상온에서 측정한 Seebeck 계수가 237 ${\mu}V/K$에서 210 ${\mu}V/K$로 감소하고 전기비저항이 2.25 $m{\Omega}-cm$에서 1.34 $m{\Omega}-cm$로 감소하였으며, power factor가 $25.0{\times}10^{-4}W/m-K^2$에서 $32.9{\times}10^{-4}W/m-K^2$로 증가하였다. $350{\sim}550^{\circ}C$의 온도범위에서 가압소결한 시편들 중에서, $500^{\circ}C$에서 가압소결한 $(Bi_{0.2}Sb_{0.8})_2Te_3$ 가압소결체가 상온에서 1.09 및 $75^{\circ}C$에서 1.2의 가장 높은 무차원 성능지수를 나타내었다. The p-type $(Bi_{0.2}Sb_{0.8})_2Te_3$ powers were fabricated by mechanical alloying and hot-pressed at temperatures of $350{\sim}550^{\circ}C$. Themoelectric properties of the hot-pressed $(Bi_{0.2}Sb_{0.8})_2Te_3$ were characterized as a function of the hot-pressing temperature. With increasing the hot-pressing temperature from $350^{\circ}C$ to $550^{\circ}C$, the Seebeck coefficient and the electrical resistivity decreased from 237 ${\mu}V/K$ to 210 ${\mu}V/K$ and 2.25 $m{\Omega}-cm$ to 1.34 $m{\Omega}-cm$, respectively. The power factor of the hot-pressed $(Bi_{0.2}Sb_{0.8})_2Te_3$ became larger from $24.95{\times}10^{-4}W/m-K^2$ to $32.85{\times}10^{-4}W/m-K^2$ with increasing the hot-pressing temperature from $350^{\circ}C$ to $550^{\circ}C$. Among the specimens hot-pressed at $350{\sim}550^{\circ}C$, the $(Bi_{0.2}Sb_{0.8})_2Te_3$ hot-pressed at $500^{\circ}C$ exhibited the maximum dimensionless figure-of-merit of 1.09 at $25^{\circ}C$ and 1.2 at $75^{\circ}C$.

분말 제조공정에 따른 n형 PbTe 가압소결체의 열전특성

최재식,오태성,현도빈,Choi, Jae-Shik,Oh, Tae-Sung,Hyun, Dow-Bin 한국재료학회 1998 한국재료학회지 Vol.8 No.3

Bi를 첨가한 n형 PbTe 가압소결체를 기계적 합금화 공정으로 제조하여, 소결 특성과 열전특성을 분석하고 이를 용해/분쇄법으로 제조한 PbTe가압소결체와 비교하였다. 기계적 합금화 공정으로 제조한 PbTe가압소결체에는 용해/분쇄법으로 제조한 시편에 비해 Seebeck계수가 음의 값으로 증가하였으며, 전기비저항이 증가하고 열전도도가 감소하였다. 또한 기계적 합금화 공정으로 제조한 PbTe에서 최대성능지수가 증가하였으며, \ulcorner대성능지수를 나타내는 온도가 저온으로 이동하였다. 0.3wt% Bi를 첨가한 PbTe를 $650^{\circ}C$에서 가압소결시 기계적 합금화 공정으로 제조한 시편은 $200^{\circ}C$에서 $1.33\times10^{-3}/K$의 최대성능지수를 나타내었으며, 용해/분쇄법으로 제조한 시편은 $400^{\circ}C$에서 $1.07\times10^{-3}/K$의 최대성능지수를 나타내었다. Bi-doped n-type PbTe thermoeletric materials were fabricated by mechanical alloying and hot pressing. The intering characteristics and thermoelectric properties of the hot- pressed PbTe were characterized and compared with the properties of the specimens prepared by meltingigrinding method. The hot-pressed PbTe specimens fabricated by mechanical alloying exhibited more negative Seebeck coefficient, higher electrical resistivity and lower thermal conductivity. compared to ones prepared by meltingigrinding. The maximum figure-of-merit increased and the temperature for the maximum figure-of-merit shifted to lower temperature for the specimens fabricated by mechanical alloying. When hot pressed at $650^{\circ}C$, 0.3 wt% Bi-doped PbTe fabricated by mechanical alloying and meltingjgrinding exhibited maximum figure-of-merits of $1.33\times10^{-3}/K$ at $200^{\circ}C$ and $1.07\times10^{-3}/K$ at $400^{\circ}C$ respectively.

신축 전자패키지 배선용 금속박막의 신축변형-저항 특성 I. Parylene F 중간층 및 PDMS 기판의 Swelling에 의한 영향

박동현,오태성,Park, Donghyun,Oh, Tae Sung 한국마이크로전자및패키징학회 2017 마이크로전자 및 패키징학회지 Vol.24 No.3

We investigated the feasibility of parylene F usage as an intermediate layer between a polydimethylsiloxane (PDMS) substrate and an Au thin-film interconnect as well as the swelling effect of PDMS substrate on the stretchable deformability of an Au thin film. The 150-nm-thick Au film, which was sputtered on a PDMS substrate without a parylene F layer, exhibited an initial resistance of $11.7{\Omega}$ and an overflow of its resistance at a tensile strain of 12.5%. On the other hand, the Au film, which was formed with a 150-nm-thick parylene F layer, revealed an much improved resistance characteristics: $1.21{\Omega}$ as its initial resistance and $246{\Omega}$ at its 30% elongation state. With swelling of PDMS substrate, the resistance of an Au film substantially decreased to $14.4{\Omega}$ at 30% tensile strain. Polydimethylsiloxane (PDMS) 신축기판과 Au 박막 사이의 중간층으로서 parylene F의 적용 가능성을 분석하고, Au 박막의 스퍼터링 중에 발생하는 PDMS 기판의 swelling이 Au 박막의 신축변형-저항 특성에 미치는 영향을 분석하였다. Parylene F 중간층 없이 PDMS 기판에 스퍼터링한 150 nm 두께의 Au 박막은 $11.7{\Omega}$의 초기저항을 나타내었으며, 12.5%의 인장변형률에서 저항의 overflow가 발생하였다. 반면에 150 nm 두께의 parylene F 중간층을 갖는 Au 박막의 초기저항은 $1.21{\Omega}$이었으며 30% 인장변형률에서 저항이 $246{\Omega}$으로 저항증가비가 현저히 낮아졌다. PDMS 기판의 swelling이 발생함에 따라 30% 인장변형률에서 Au 박막의 저항이 $14.4{\Omega}$으로 크게 저하되었다.

신축 전자패키지 배선용 금속박막의 신축변형-저항 특성 II. Au, Pt 및 Cu 박막의 특성 비교

박동현,오태성,Park, Donghyun,Oh, Tae Sung 한국마이크로전자및패키징학회 2017 마이크로전자 및 패키징학회지 Vol.24 No.3

Polydimethylsiloxane (PDMS) 기판과 금속박막 사이의 중간층으로 parylene F를 사용한 신축패키지 구조에서 Au, Pt, Cu 박막의 신축변형에 따른 저항변화를 분석하였다. Parylene F 중간층을 코팅한 PDMS 기판에 스퍼터링한 150 nm 두께의 Au 박막과 Pt 박막은 각기 $1.56{\Omega}$ 및 $5.53{\Omega}$의 초기저항을 나타내었으며, 30% 인장변형률에서 각 박막의 저항증가비 ${\Delta}R/R_o$은 각기 7 및 18로 측정되었다. Cu 박막은 $18.71{\Omega}$의 높은 초기저항을 나타내었으며 인장변형에 따라 저항이 급격히 증가하다 5% 인장변형률에서 open 되어, Au 박막과 Pt 박막에 비해 매우 열등한 신축 특성을 나타내었다. Stretchable deformation-resistance characteristics of Au, Pt, and Cu films were measured for the stretchable packaging structure where a parylene F was used as an intermediate layer between a PDMS substrate and a metal thin film. The 150 nm-thick Au and Pt films, sputtered on the parylene F-coated PDMS substrate, exhibited the initial resistances of $1.56{\Omega}$ and $5.53{\Omega}$, respectively. The resistance increase ratios at 30% tensile strain were measured as 7 and 18 for Au film and Pt film, respectively. The 150 nm-thick Cu film, sputtered on the parylene F-coated PDMS substrate, exhibited a very poor stretchability compared to Au and Pt films. Its resistance was initially $18.71{\Omega}$, rapidly increased with applying tensile deformation, and finally became open at 5% tensile strain.

$Bi_{2}Se_{3}$ 함량에 따른 Bi$_{2}$(Te$_{1-x}$Se$_{ x}$)$_{3}$

김희정,오태성,현도빈,Kim, Hee-Jeong,Oh, Tae-Sung,Hyun, Do-Bin 한국재료학회 1998 한국재료학회지 Vol.8 No.5

Bi$_{2}$(Te$_{1-x}$Se$_{ x}$)$_{3}$(0.05$\leq$x$\leq$0.25)합금분말을 기계적 합금화 공정으로 제조하여 가압소결 후, $Bi_{2}$Se$_{3}$함량에 따른 열전특성의 변화거동을 분석하였다. 기계적 합금화로 제조한 $ Bi_{2}$(Te$_{1-x}$ $Se_{x}$$_{3}$ 가압소결체는 단결정과는 달리 donor dopant의 첨가없이도 n형 전도를 나타내었다. $Bi_2(Te_{0.85}Se_{0.15})_3$ 합금분말을 (50%H$_{2}$+50% Ar)분위기 중에서 환원처리하여 가압소결시, 분말 효면의 산화층 제거와 과잉 Te 공격자의 소멸에 기인한 전자 농도의 감소로 p형으로 천이되었다. 기계적 합금화로 제조한 $ Bi_{2}$($Te_{1-x}$ $Se_{x}$$_{3}$가압소결체는 x=0.15조성에서 $1.92{\times}10^{-3}$ K의 최대 성능지수를 나타내었다. Thermoelectric properties of Bi$_{2}$(Te$_{1-x}$Se$_{ x}$)$_{3}$(0.05$\leq$x$\leq$0.25) prepared by mechanical alloying and hot pressing, were investigated. Contrary to the p-type behavior of single crystals, the hot-pressed Bi$_{2}$(Te$_{1-x}$Se$_{ x}$)$_{3}$ exhibited ntype conduction without addition of donor dopant. When $Bi_2(Te_{0.85}Se_{0.15})_3$powders were annealed in (50% $H_2$ + 50% Ar) atmosphere, the hot-pressed specimen exhibited a positive Seebeck coefficient due to the reduction of the electron concentration by removal of the oxide layer on the powder surface and annealing-out of the excess Te vacancies. Among the Bi$_{2}$(Te$_{1-x}$Se$_{ x}$)$_{3}$fabricated by mechanical alloying and hot pressing, $Bi_2(Te_{0.85}Se_{0.15})_3$ exhibited a maximum figure-of-merit of 1.92 $\times$ $lO^{-3}$/K.

Si 칩에 형성된 박막히터를 이용한 Chip-on-Glass 공정

정부양,오태성,Jung, Boo-Yang,Oh, Tae-Sung 한국마이크로전자및패키징학회 2007 마이크로전자 및 패키징학회지 Vol.14 No.3

Si 칩에 박막히터를 형성하고 이에 전류를 인가하여 LCD (liquid crystal display) 패널의 유리기판은 가열하지 않으면서 Si 칩만을 선택적으로 가열함으로써 Si 칩을 LCD 패널의 유리기판에 실장 하는 새로운 COG 공정기술을 연구하였다. $5\;mm{\times}5\;mm$ 크기의 Si 칩에 마그네트론 스퍼터링법으로 폭 $150\;{\mu}m$,두께 $0.8\;{\mu}m$, 전체 길이 12.15 mm의 정방형 Cu 박막히터를 형성하였으며, 이에 0.9A의 전류를 60초 동안 인가하여 Si칩의 Sn-3.5Ag 솔더범프를 리플로우 시킴으로써 Si 칩을 유리기판에 COG 본딩하는 것이 가능하였다. New Chip-on-glass technology to attach an Si chip directly on the glass substrate of LCD panel was studied with local heating method of the Si chip by using thin film heater fabricated on the Si chip. Square-shaped Cu thin film heater with the width of $150\;{\mu}m$, thickness of $0.8\;{\mu}m$, and total length of 12.15 mm was sputter-deposited on the $5\;mm{\times}5\;mm$ Si chip. With applying current of 0.9A for 60 sec to the Cu thin film heater, COG bonding of a Si chip to a glass substrate was successfully accomplished with reflowing the Sn-3.5Ag solder bumps on the Si chip.