http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
방대윤(Daeyoon Bang),이주흥(Jooheung Lee) 한국산학기술학회 2014 한국산학기술학회 학술대회 Vol.- No.-
본 논문에서는 하드웨어 자원을 효율적으로 이용하는 디블록킹 필터의 설계에 대한 아이디어를 제안 하고, 이에 따른 하드웨어를 구현 하였다. 입력되는 영상신호의 다양한 특성에 따라 적응적으로 디블 로킹 필터를 사용하기 위해서 FPGA의 Dynamic Partial Reconfiguration 기술을 활용한다. 설계한 디 블로킹 필터는 5-스테이지로 파이프라인된 에지 필터로 되어있다. 본 실험에서는 Xilinx Spartan-6 XC65LX45 FPGA 보드를 이용하였으며, VHDL을 이용하여 설계된 디블로킹 필터는 197 clocks/MB, 최대 동작 주파수 108 MHz 의 성능을 보여주고 있다.