http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
- 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
- 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
RISS 인기검색어
- 검색키워드
- 저자 : 모현선(Hyunsun Mo) (검색결과 2 건)
- 무료
- 기관 내 무료
- 유료
-
고정 피드백 인자를 사용하는 다중출력 LDO 레귤레이터
모현선,김대정,Mo, Hyunsun,Kim, Daejeong 한국전기전자학회 2018 전기전자학회논문지 Vol.22 No.2
A multiple-output LDO regulator is a good choice in terms of the efficiency in embedded systems requiring various supply voltages. A small feedback factor in LDO incurs the long settling time, resulting in large ripples in the time-multiplexing strategy. A new proposed topology enhances the settling time, and hence the ripples by incorporating the constant feedback factor with different reference voltages. The simulation results of a prototype design in a standard $0.35{\mu}m$ CMOS process verify that the proposed strategy enhances the settling time and ripple characteristic by more than doubled than a conventional circuit using the feedback factor of less than 0.4. 다중출력 LDO 레귤레이터는 다양한 공급 전압이 필요한 임베디드 시스템에서 변환 효율을 개선할 수 있는 방안이 된다. 다중 출력을 위한 시분할 구조에서 LDO의 피드백 인자가 작아지면 정착시간이 길어져서 리플 전압이 커진다. 제안하는 토폴로지에서는 기준 전압을 가변하여 일정한 피드백 인자를 구현함으로써 정착시간과 리플 특성을 개선한다. $0.35{\mu}m$ 표준 CMOS 공정으로 설계한 4 채널 프로토타입의 시뮬레이션 결과 제안하는 구조는 피드백 인자가 0.4 이하인 기존 회로보다 정착시간과 리플 특성이 2배 이상 개선되는 것을 입증하였다.
-
커패시터의 비율과 무관하고 OP-Amp의 이득에 둔감한 CMOS Image Sensor용 Algorithmic ADC
홍재민(JaeMin Hong),모현선(Hyunsun Mo),김대정(Daejeong Kim) 한국전기전자학회 2020 전기전자학회논문지 Vol.24 No.4
본 논문에서는 column-parallel readout 회로에 적합하도록 개선된 CMOS 이미지 센서용 algorithmic ADC를 제안한다. 커패시터의 비율과 무관하고 연산 증폭기의 이득에 둔감하면서 증폭기 하나로 동작 할 수 있도록 기존 algorithmic ADC를 수정하고 적응형 바이어싱을 적용한 증폭기를 사용하여 높은 변환효율을 갖도록 하였다. 제안하는 ADC는 0.18-㎛ 매그나칩 CMOS 공정으로 설계되었으며, Spectre 시뮬레이션을 통해 기존 algorithmic ADC에 비해 변환속도당 전력소모가 37% 줄어들었음을 확인하였다. In this paper, we propose an improved algorithmic ADC for CMOS Image Sensor that is suitable for a column-parallel readout circuit. The algorithm of the conventional algorithmic ADC is modified so that it can operate as a single amplifier while being independent of the capacitor ratio and insensitive to the gain of the op-amp, and it has a high conversion efficiency by using an adaptive biasing amplifier. The proposed ADC is designed with 0.18-um Magnachip CMOS process, Spectre simulation shows that the power consumption per conversion speed is reduced by 37% compared with the conventional algorithmic ADC.
ScienceON
DBpia연관 검색어 추천
이 검색어로 많이 본 자료
활용도 높은 자료
