http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
직렬 연결된 두 개의 트랜스포머를 갖는 새로운 위상 천이 풀 브릿지 컨버터
구관본,김태성,윤명중,문건우 전력전자학회 2002 전력전자학회 논문지 Vol.7 No.5
A new phase shift full bridge (PSFB) converter with serially connected two transformers for telecommunication equipments of several hundred watts is proposed. The main features of the proposed converter are a wide input voltage range, an easiness to meet the requirement for zero voltage switching (ZVS) condition at a light load, and a small output voltage ripple. Furthermore, the serially connected two transformers can replace both a main transformer and an output inductor since the two transformers act as not only a main transformer but an output inductor by turns. Therefore, there is no need to use an output inductor, then the proposed converter features high power density. A mode analysis, design equations through a large signal modeling, and experimental results are presented to verify the validity of the proposed converter. 수 백 Watt 급의 통신용 장비 등에 적합하도록 고안된, 직렬 연결된 두 개의 트랜스포머를 갖는 새로운 위상 천이 풀 브릿지 컨버터를 제시한다. 제안된 회로의 장점은 넓은 입력 범위를 가지며, 경부하에서도 스위치의 영전압 조건을 보다 쉽게 만족시킬 수 있다는 점, 그리고 작은 출력 변동율을 갖는다는 점 등이다. 뿐만 아니라, 직렬로 연결된 두 개의 트랜스포머가 번갈아 가면서 주 트랜스포머로서의 역할과 출력 인덕터로서의 역할을 함께 수행하므로, 출력측에서는 인덕터없이 필터링이 가능하게 되고, 따라서 고전력밀도의 컨버터를 제작할 수 있게 된다. 모드 해석과 대신호 모델링을 통한 설계식의 유도, 그리고 실험 결과를 보여줌으로써 제안된 컨버터를 검증한다.
초기 기동과 출력단 단락시 드레인 전류의 과도한 상승 방지 방법
구관본(Gwan-Bon Koo),김진태(Jin-Tae Kim),이재훈(J-Hoon Lee) 전력전자학회 2006 전력전자학술대회 논문집 Vol.- No.-
대부분의 컨버터들은 초기 기동시에 MOSFET 전류와 전압의 과도한 상승을 막아주기 위해서 Soft Start 기능을 갖고 있다. 하지만 제어기 내부의 지연시간이나 LEB(Leading Edge Blanking) 시간 등으로 인해 MOSFET은 무시할 수 없는 상당한 기간의 최소 턴온 시간(Minimum Tum-on Time)을 갖게 되고, 이로 인해 드레인 전류가 과도하게 상승하는 현상을 보이게 된다. 본 논문에서는 이런 현상이 발생할 수 있는 초기 기동이나 출력단 단락시에 과도한 드레인 전류의 상승을 막아주는 방법을 제시하고자 한다.
직렬 연결된 두개의 트랜스포머를 갖는 새로운 위상천이 풀 브릿지 컨버터
구관본(Gwan-Bon Koo),김태성(Tae-Sung Kim),문건우(Gun-Woo Moon),윤명중(Myung-Joong Youn) 전력전자학회 2002 전력전자학술대회 논문집 Vol.- No.-
A new phase shift full bridge converter(PSFB) with serially connected two transformers is proposed. it is well suited for applications in the communication equipment of a few hundred watts. The main features of the proposed converter are a wide input voltage range, an easiness to meet the requirement for zero voltage switching (ZVS) condition at a light load, and a small output voltage ripple Furthermore, it features high power density since serially connected two transformers can replace both a main transformer and an output inductor. A mode analysis and experimental results are presented to verify the validity of the proposed converter.
단일 전력단 단상 공진형 영전류 스위칭 역률 개선 회로
구관본(Gwan-Bon Koo),이준영(Jun-Young Lee),윤명중(Myung-Joong Youn) 전력전자학회 1999 전력전자학술대회 논문집 Vol.1999 No.7
An Integrated zero current switching (ZCS) quasi-resonant converter( QRC) for power factor correction and high efficiency with single switch is proposed in this thesis. Boost integrated circuit operating discontinuous conduction mode(DCM) and QRC are used for power factor correction and reducing switching loss, respectively. A prototype converter has been designed and experimented At rated condition, the THD in the Input current waveform of this prototype has approximately 18%. The efficiency is obtained about 70%, the power factor is about 0.985 as well.<br/> Therefore, the proposed converter IS suitable for a low power level converter with operating switching frequency above several hundred kHz.
$90-265V_{rms}$ 입력범위를 갖는 단일전력단 역률개선 컨버터
이준영,박희정,구관본,윤명중 전력전자학회 2000 전력전자학회 논문지 Vol.5 No.5
본 논문에서는 역률개선용 단일 스위치 부스트 플라이백 결합형 ZCS quasi-resonant converter(QRC)를 제안한다. 제안된 컨버터는 입력전류를 불연속 모드로 동작시켜 역률을 개선하며 입력전류의 zero-crossing-point에서의 왜곡을 개선함으로써 고조파를 감소시켜 역률을 향상시켰으며 좋은 출력전압의 regulation 성능을 가지고 있다. 그리고 체계적인 설계를 위하여 설계식을 제안하였으며 제안된 설계식을 통하여 프로토타입 컨버터를 설계하였다. 실험결과 효율은 약 86%, 역률은 약 0.985이상을 얻었다. 따라서 본 컨버터는 스위칭 주파수가 수백kHz이상이고 높은 regulation성능을 요구하는 낮은 전압의 소용량 컨버터에 적합하다. A single-stage power factor correction AC/DC converter with a simple link voltage suppressing circuit (LVSC) for the universal line application is proposed. Using this simple circuit, a low link voltage can be realized without deadbands at line zero-crossings. The proposed converter is analyzed and a prototype converter with 5V, 12A output is implemented to verify the performance. The experimental results show that the link voltage stress and efficiency are about 447V and 81%, respectively.
90-265V_rms입력범위를 갖는 단일전력단 역률개선 컨버터
이준영(Jun-Young Lee),구관본(Kwan-Bon Koo),박희정(Hee-Jhung Park),윤명중(Myung-Joong Youn) 전력전자학회 2000 전력전자학술대회 논문집 Vol.2000 No.11
A single-stage power factor correction AC/DC converter with a simple link voltage suppressing circuit (LVSC) for the universal line application is proposed, using this simple circuit, a low link voltage can be reahzed without deadbands at line zero-crossings The proposed converter is analyzed and a prototype converter with 5V, 12A output is implemented to verify the performance, The experimental results show that the link voltage stress and and efficiency are about 447V and 81%, respectively.
영전압 스위칭 풀 브릿지 토폴로지를 기반으로 한 새로운 단일 전력 단 역률개선 AC/DC 컨버터
김태성(T.S.Kim),구관본(G.B.Koo),문건우(G.W.Moon),윤명중(M.J.Youn) 전력전자학회 2003 전력전자학술대회 논문집 Vol.2003 No.7(1)
A new single stage power factor correction(PFC) AC/DC converter based on zero voltage switching(ZVS) fun bridge topology is proposed, Since the series-connected two transformers act as both output inductor and main transformer by turns, the proposed converter has a wide ZVS range without additional devices for ZVS, Furthermore, since there is no need to use an output inductor, the proposed converter features high power density, The proposed converter gives the good power factor correction and low line current harmonics distortion, A mode analysis and experiment results are presented to verify the validity of the proposed converter
A Novel Thermal Shut Down circuit
박영배(Young-Bae Park),구관본(Gwan-Bon Koo) 전력전자학회 2006 전력전자학술대회 논문집 Vol.- No.-
A Novel way to support typical Thermal Shut Down(TSD) circuit is proposed. In power ICs, on-time or on-duration is the key factor to anticipate an abrupt increase of internal temperature. Such an abrupt raise of the temperature can cause TSD circuit cannot protect on proper time due to the temperature detection delay come from the physical distance or the imperfect coupling between heat sources and detector. The proposed circuit checks the duty ratio touched their maximum or not in every cycle. Once duty ratio touches the maximum duty, new circuit generates the warning signal to the TSD circuit and lowers pre-determined temperature for shut down to compensate the detection delay. The novel circuit will be analyzed to the transistor level and checked the validity by simulation.