Job Satisfaction in Australia -The Effects of Demographic Background, Job Conditions and Psychological Dispositions-

Kim, Wansik김완식 숭실대학교부설 사회과학연구소 1990 社會科學硏究 Vol.8 No.1

W-대역 전력증폭 및 저잡음증폭 MMIC의 국내개발 및 모듈 제작 결과

김완식,이주영,김영곤,유경덕,김종필,서미희,김소수,Kim, Wansik,Lee, Juyoung,Kim, Younggon,Yu, Kyungdeok,Kim, Jongpil,Seo, Mihui,Kim, Sosu 한국인터넷방송통신학회 2021 한국인터넷방송통신학회 논문지 Vol.21 No.3

소형 레이더 센서에 적용할 목적으로 W-대역의 핵심부품인 전력증폭 MMIC 칩 및 스위치 및 저잡음 증폭 MMIC 통합 칩을 국내설계하고 각각 OMMIC사의 60nm GaN 공정과 Winsemi.사의 0.1㎛ GaAs pHEMT 공정으로 제작하고 이를 모듈화하였다. 국내개발 MMIC 중에서 W-대역 전력증폭 MMIC는 송신모듈로 제작후 출력 값 27.7 dBm로 측정되었고, 스위치와 저잡음증폭 통합 MMIC는 수신모듈로 제작후 잡음지수는 9.17 dB로 분석 결과와 근사한 측정 결과를 보였다. 또한 온도 시험을 통해서 그 결과를 분석하였는데 송신모듈은 고온에서 상온과 출력에서 1.6 dB 편차를 보였고 수신모듈은 고온과 저온 모두 포함하여 2.7 dB의 편차를 보였으나 상온과 비교하여서는 1.4 dB 상승하였다. 온도시험까지를 포함하는 결과를 확인한 바와 같이 소형 레이더 센서의 송수신기에 W-대역 국내 개발 MMIC 칩을 적용 가능할 것으로 판단된다. For the purpose of Application to the small radar sensor, the MMIC Chips, which are the core component of the W-band, was designed in Korea according to the characteristics of the transceiver and manufactured by 60nm GaN and 0.1㎛ GaAs pHEMT process. The output power of PA is 28 dBm at center frequency of W-band and Noise figure is 6.7 dB of switch and LNA MMIC. Output power and Noise figure of MMIC chips developed in domestic was applied to the transmitter and receiver module through W-band waveguide low loss transition structure design and impedance matching to verify the performance after the fabrication are 26.1~27.7 dBm and 7.85~10.57 dB including thermal testing, and which are close to the analysis result. As a result, these are judged that the PA and Switch and LNA MMICs can be applied to the small radar sensor.

0.1-μm GaAs pHEMT 공정을 이용한 높은 변환이득을 가지는 W-대역 캐스코드 혼합기 설계

최원석,김형진,김완식,김종필,정진호,Choe, Wonseok,Kim, HyeongJin,Kim, Wansik,Kim, Jongpil,Jeong, Jinho 한국인터넷방송통신학회 2018 한국인터넷방송통신학회 논문지 Vol.18 No.6

본 논문에서는 W-대역에서 동작하는 고이득 캐스코드 혼합기를 설계 및 제작하였다. W-대역과 같이 높은 주파수 대역에서는 소자의 성능저하로 인해 혼합기의 변환손실이 커지게 된다. 이는 송수신단 구성 시 RF 버퍼 증폭기와 같은 추가적인 이득을 줄 수 있는 회로의 추가로 이어지고 이는 시스템 전체의 선형성 및 안정성에 영향을 미친다. 따라서 혼합기 설계 시 변환이득을 최대화하는 설계가 필요하다. 본 논문에서는 혼합기의 변환이득을 최대화하는 것에 초점을 두고 높은 변환이득을 얻기 위해 혼합기의 바이어스를 최적화하였고, 로드-풀 시뮬레이션을 이용하여 출력 정합회로를 최적화하였다. 설계된 회로는 $0.1-{\mu}m$ GaAs pHEMT 공정을 이용하여 제작하였고, 측정을 통해 성능을 검증하였다. 제작된 회로는 W-대역에서 -4.7 dB의 최대 변환이득과 2.5 dBm의 입력 1-dB 감쇄 전력이 측정되었다. In this paper, a high conversion gain cascode mixer was designed in W-band and verified by the fabrication and measurements. In the high frequency band such as a W-band, the conversion loss of a mixer is increased because of the poor performance of transistors. This high conversion loss of the mixer requires additional circuits which can give an extra gain such as an RF buffer amplifier, and this can affects the linearity and stability of the overall systems. Therefore, it is necessary to maximize the conversion gain of the mixer. To maximize the conversion gain of the mixer, biases of the transistor were optimized, and output load impedance was optimized by the load-pull simulations. The designed mixer was fabricated in $0.1-{\mu}m$ GaAs pHEMT technology and verified by the measurements. The measurement results shows a maximum conversion gain of -4.7 dB at W-band and an input 1-dB compression point of 2.5 dBm.

수직적 모드 변환을 이용한 W-대역 4-Way 도파관 전력 결합기

강봉모(Bongmo Kang),김완식(Wansik Kim),이주영(Juyoung Lee),김기철(Kichul Kim),정재수(Jaesoo Jung),정진호(Jinho Jeong) 한국전자파학회 2021 한국전자파학회논문지 Vol.32 No.4

본 논문에서는 미래 통신에 필요한 빠른 데이터 전송뿐만 아니라, 다양한 무기체계에 고출력으로 적용 가능하도록 W-대역에서 동작하는 광대역 저 손실의 4-way 도파관 전력 결합기를 설계 및 제작하였다. 이 전력 결합기의 모드 변환부에서 입력 도파관의 전자기파를 90° 회전하여 출력 도파관으로 분배한다. 이 모드 변환부는 소형으로 설계되어 작은 삽입 손실을 가지게 된다. 또한, 네 개의 출력 도파관이 입력 도파관을 기준으로 완벽한 대칭을 이루기 때문에 출력 단자로의 삽입 손실과 위상에서 불균형성이 작은 장점이 있다. 그뿐만 아니라, 유전체나 흡수체를 사용하지 않으므로 손실이 작고 허용 전력이 높으며, 제작이 비교적 간단하다. 설계된 전력 결합기는 측정 결과, W-대역 전체에서 0.99 ㏈ 이하의 삽입 손실과 14.0 ㏈ 이상의 입력 반사 손실 등 우수한 특성을 보였다. In this study, a broadband, low-loss, 4-way waveguide power combiner operating in the W-band is designed and fabricated. The electromagnetic fields in the input waveguide are rotated by 90 degrees and distributed to the output waveguides by using the mode converter. In addition, four output waveguides are placed symmetrically along the input waveguide to minimize the imbalances in the insertion loss and phase shifts. It achieves low insertion loss and high power-handling capability, because it consists of metals without dielectric substrates or absorbers. The fabricated power combiner shows excellent performance, with an insertion loss of less than 0.99 ㏈ and a return loss of more than 14.0 ㏈ across the full W-band.

FMCW 레이더용 W-대역 단일칩 수신기 MMIC

이석철(Seokchul Lee),김영민(Youngmin Kim),이상호(Sangho Lee),이기홍(Kihong Lee),김완식(Wansik Kim),정진호(Jinho Jeong),권영우(Youngwoo Kwon) 대한전자공학회 2012 전자공학회논문지 Vol.49 No.10

본 논문에서는 0.15 μm GaAs pHEMT 기술을 이용하여 FMCW(Frequency-modulated continuous-wave) 레이더용 W-band 단일칩 수신기 MMIC를 구현하였다. 제작된 수신기는 4 단 저잡음 증폭기, 하향 변환 혼합기, 3 단 LO 버퍼 증폭기로 구성되어 있다. 수신기의 저잡음 특성과 선형성 향상을 위해 저잡음 증폭기의 성능을 최적화시켰다. 혼합기는 선형성 특성 및 낮은 IF 주파수에서 저잡음 특성을 위하여 저항성 혼합기로 설계하였다. W-대역에서 혼합기를 구동시키기 위해서는 높은 LO 입력이 요구되므로 추가적인 LO 버퍼 증폭기를 설계하였다. 단일칩 수신기의 측정 결과, RF 주파수 f0 GHz, LO 입력 전력 -1 dBm, 그리고, IF 주파수 100 MHz에서, 6.2 dB의 변환 이득, 5.0 dB의 잡음 지수, 그리고, -12.8 dBm의 1-dB 이득 감쇄 입력 전력(P1dB,in) 등의 우수한 특성을 얻었다. In this paper, a W-band single-chip receiver MMIC for FMCW(Frequency-modulated continuous-wave) radar is presented using 0.15 μm GaAs pHEMT technology. The receiver MMIC consists of a 4-stage low noise amplifier(LNA), a down-converting mixer and a 3-stage LO buffer amplifier. The LNA is designed to exhibit a low noise figure and high linearity. A resistive mixer is adopted as a down-converting mixer in order to obtain high linearity and low noise performance at low IF. An additional LO buffer amplifier is also demonstrated to reduce the required LO power of the W-band mixer. The fabricated W-band single-chip receiver MMIC shows an excellent performance such as a conversion gain of 6.2 dB, a noise figure of 5.0 dB and input 1-dB compression point(P1dB,in) of ?12.8 dBm, at the RF frequency of f0 GHz, LO input power of -1 dBm and IF frequency of 100 MHz.

웨이퍼상의 D-대역 회로의 전자파 성능 측정

구현지(Hyunji Koo),김일권(Ilgwon Kim),권재용(Jae-Yong Kwon),강태원(Tae-Weon Kang),조치현(Chihyun Cho),김완식(Wansik Kim),홍성철(Songcheol Hong) 한국전자파학회 2023 한국전자파학회논문지 Vol.34 No.1

W-대역 수신기 모듈의 특성 측정

강태원(Tae-Weon Kang),권재용(Jae-Yong Kwon),김영곤(Young-Gon Kim),김완식(Wansik Kim),서미희(Mihui Seo),김소수(Sosu Kim) 한국전자파학회 2021 한국전자파학회논문지 Vol.32 No.1

W-대역 수신기 모듈을 제작하고 특성을 측정하였다. 믹서가 내장된 수신기 모듈의 잡음특성을 평가하기 위해 두 개의 표준잡음원, 즉 W-대역 도파관 잡음원과 3.5 mm 동축 잡음원을 사용하여 신호분석기의 잡음 측정부를 교정하였다. 신호분석기의 스펙트럼 분석기능을 사용하여 중간주파수(IF) 출력전력 P1dB,out과 이미지 저지 비를 측정하였다. 주파수 범위(fc ± 0.5) GHz에서 수신기 모듈의 이득은 27 dB, 잡음지수는 9 dB였다. 또한, 수신기 모듈의 1-dB 이득 압축 입력전력 P1dB,in과 IF 이미지 저지 비는 각각 −11 dBm 및 13 dB로 측정되었다. In this paper, a W-band receiver module is fabricated and its characteristics are measured. To evaluate the noise characteristics of the module that includes an embedded mixer, the noise-measurement part of a signal analyzer is calibrated using two standard noise sources: a W-band waveguide and a 3.5-mm coaxial noise source. The image rejection ratio and P1dB,out at the intermediate frequency (IF), are measured using the spectrum analysis function of the signal analyzer. In the frequency range of fc±0.5 GHz, the measured gain and noise figure of the module are 27 and 9 dB, respectively. The 1-dB gain compression input power, P1dB,in, and the IF image rejection ratio are measured to be -11 dBm and 13 dB, respectively.

110 ㎓까지 CMOS 트렌지스터 평가를 위한 mTRL 교정 표준기 설계 및 특성 임피던스 추출법

구현지(Hyunji Koo),홍영표(Young-Pyo Hong),이승경(Seunggyung Lee),홍성철(Songcheol Hong),김완식(Wansik Kim),김소수(Sosu Kim) 한국전자파학회 2019 한국전자파학회논문지 Vol.30 No.12

본 논문에서는 칩 상에서 multi-line THRU-REFLECT-LINE(mTRL) 교정을 이용 시, 전파상수법을 기초로 한 LINE 표준기의 특성 임피던스 획득 방식의 정확성을 높이기 위한 방법을 제안하였다. 이 방식은 전파상수 법에서 필요한 단위길이 당 캐패시턴스를 전자기 시뮬레이션을 이용하여 구할 때, 기본 기판 정보를 이용하지 않고 mTRL 교정으로 얻은 전파상수 측정값과 근접한 결과를 얻도록 유전 정보를 보정한 기판을 이용함으로써, 정확도를 향상시켰다. 상용 off-chip 임피던스 표준기를 이용한 결과와 저주파수 대역에서 비교하여 개선되었음을 검증하였다. 또한, 밀리미터파 대역에서 이용되었던 시뮬레이션 결과만으로 특성 임피던스를 얻는 방식을 함께 비교하였고, 전파상수의 측정값을 이용하는 전파상수법이 칩 상의 특성 임피던스를 구하는 데 적합함을 보였다. 최종적으로 CMOS 28 ㎚ 공정을 이용해서 제작한 트렌지스터의 고유특성을 110 ㎓까지 추출하였고, 사용한 특성 임피던스에 따른 결과 값을 비교하였다. In this study, we propose a method for improving the accuracy of the characteristic impedance extraction method of line standards when using multiline thru-reflect-line(mTRL) calibration on chips based on the propagation constant method. This method uses a substrate with corrected dielectric properties to obtain a result that is close to the value of the measured propagation constant, which is obtained by mTRL calibration without using basic substrate information when determining the capacitance per unit length using electromagnetic simulation. We observed a slight improvement in the accuracy of the proposed method. This improvement was verified by comparing the results with a commercial off-chip impedance standard in a low-frequency band. In addition, we compared the method of obtaining the characteristic impedance only with the electromagnetic simulation results and demonstrated the accuracy limit of the low-frequency band using this method. Finally, the intrinsic characteristics of transistors were determined using a fabricated complementary metal-oxide-semiconductor transistor.

Sub-GHz 근거리 무선통신을 위한 0.18 μm CMOS 전력증폭기

임정택(Jeong-Taek Lim),최한웅(Han-Woong Choi),이은규(Eun-Gyu Lee),최선규(Sun-Kyu Choi),송재혁(Jae-Hyeok Song),김상효(Sang-Hyo Kim),이동주(Dongju Lee),김완식(Wansik Kim),김소수(Sosu Kim),서미희(Mihui Seo),정방철(Bang-Chul Jung),김철영(Ch 한국전자파학회 2018 한국전자파학회논문지 Vol.29 No.11

본 논문은 0.18 μm CMOS 공정을 이용한 Sub-GHz 근거리 무선통신을 위한 전력증폭기 설계에 관한 내용이다. 가상 접지 노드를 용이하게 형성하며, 출력전력을 키울 수 있는 차동구조로 설계하였으며, breakdown으로 인한 문제를 최소화하기 위하여 cascode 구조로 설계하였다. 또한 출력전력과 Power Added Efficiency(PAE)가 최대가 되도록 트랜지스터 게이트 폭을 결정하고, matching network으로 인한 손실이 최소화하기 위해 EM simulation을 통하여 balun을 최적화하였다. 제작된 전력증폭기는 크기가 2.14 ㎟이며, 860~960 MHz의 주파수 범위에서 49.5 dB 이상의 이득과 26.7 dBm의 최대출력을 가지며, 최대효율은 20.7 %이다. A power amplifier for subgigahertz short-range wireless communication using 0.18-μm CMOS technology is presented. It is designed as a differential structure to form easily a virtual ground node, to increase output power, and to design a cascode structure to prevent breakdown. The transistor gate width was determined to maximize the output power and power-added efficiency(PAE), and the balun was optimized through electromagnetic simulation to minimize the loss caused by the matching network. This power amplifier had a gain of more than 49.5 dB, a saturation power of 26.7 dBm, a peak PAE of 20.7 % in the frequency range of 860 to 960 MHz, and a chip size of 2.14 ㎟.

公共政策決定에 있어서 決定分析의 適用上의 諸問題

金完植 충남대학교 법률행정연구소 1980 논문집 Vol.7 No.-