가변 형 위성 On-Board Computer에 관한 연구

다국어 초록 (Multilingual Abstract)

Although the needs of satellites and deep space probe are increasing, the required time and cost for developing on-board computer are decreasing. So the general and variable on-board computer architecture and key technology must be studied to develop fast and to fulfill various system needs. This paper presents the study and implementation results for increasing on-board computer design flexibility.

목차 (Table of Contents)

• 제 1 장 서 론
• 1.1 연구배경
• 1.2 문제 정의 및 연구 내용
• 1.3 논문의 구성
• 제 2 장 탑재컴퓨터 가변성위한 구조 연구
• 2.1 탑재컴퓨터 구조에 대한 연구
• 2.1.1 기존 탑재컴퓨터 구조에 대한 조사
• 2.1.2 탑재 컴퓨터 구조에 대한 Trade-Off Study결과
• 2.2 직렬 버스 기반의 탑재컴퓨터 모듈연결
• 2.2.1 직렬 버스 Trade-Off Study
• 2.2.2 직렬 버스의 상위 프로토콜 조사
• 2.2.3 직렬 버스의 상위 프로토콜 설계
• 2.2.4 DMA기반의 CAN Slave IP Core 설계
• 2.3 제안하는 가변형 탑재컴퓨터 구조
• 2.3.1 3가지 형태의 직렬 버스
• 2.3.2 직렬 버스의 이중화 구조와 버스 전환
• 2.3.3 가변형 컴퓨터 구조와 각 모듈의 역할
• 제 3 장 탑재컴퓨터 가변성위한 요소기술 연구
• 3.1 AMBA Bus 기반의 FPGA
• 3.1.1 기존 특화된 FPGA설계의 한계
• 3.1.2 AMBA기반의 FPGA설계
• 3.2 PCI Bus 기반의 CPU보드
• 3.2.1 높은 CPU 의존도로 인한 Risk와 한계
• 3.2.2 PCI기반의 CPU보드 설계 필요성
• 3.2.3 PCI FPGA내부 기능들의 Simulation
• 3.3 Software기반의 Reconfiguration Unit
• 3.3.1 기존 HW기반 RU설계의 한계
• 3.3.2 CPU기반의 RU를 위한 요건과 설계 개념
• 3.4 편집 가능한 HW CMD
• 3.3.1 기존 HW CMD의 한계
• 3.3.2 편집 가능한 HW CMD설계와 결과
• 제 4 장 탑재컴퓨터 성능향상 요소기술 연구
• 4.1 위성용 고성능 CPU Trade-Off Study
• 4.1.1 Leon계열 Single Core CPU조사
• 4.1.2 CPU Trade-Off Study결과
• 4.2 Double-Precision기반의 HW 행렬 곱셈기
• 4.2.1 HW 행렬 곱셈기 설계 배경
• 4.2.2 HW 행렬 곱셈기 설계
• 4.2.3 HW 행렬 곱셈기 Simulation, 합성 & 배치/배선
• 4.2.4 HW 행렬 곱셈기 성능 측정과 향후 과제
• 4.3 DMA기반의 UART IP Core 설계
• 4.3.1 DMAUART 설계의 주요 요구 조건과 개념
• 4.3.2 DMAUART 설계의 요약
• 4.3.3 DMAUART Simulation
• 4.3.4 DMAUART 합성 그리고 배치/배선
• 4.4 DMA기반의 CAN Master IP Core 설계
• 4.4.1 CAN Master 설계의 주요 요구 조건과 개념
• 4.4.2 CAN Master 설계의 요약
• 4.4.3 CAN Master Simulation
• 4.4.4 CAN Master 합성 그리고 배치/배선
• 제 5 장 가변형 탑재컴퓨터 구현 및 결과
• 5.1 가변형 탑재컴퓨터의 Power, Reset, 모듈 설계
• 5.2 CPU모듈 시제 제작, 직렬 버스 프로토콜 검증
• 5.3 가변형 탑재컴퓨터 구현 결과와 환경 시험 결과
• 5.4 가변형 탑재컴퓨터를 통한 개선 사항
• 제 6 장 결론
• 참고 문헌
• 용어 및 약자
• ABSTRACT

참고문헌 (Reference)

1. “Block Data전송 UART 개념 설계”, 최종욱, 박성백, 권기호, 이윤기, 이상곤, 한국항공우주학회 추계 학술발표회 논문집, p.-2150, 2012, , 2147

2. AMBA기반의 CAN Master RTL설계와 시뮬레이션, 김지훈, 이윤기, 한국항공우주학회, 한국항공우주학회 추계 학술발표회 논문집, p.612-615, , 2014

3. “우주용 Fault Tolerant Microprocessor IP 개발”, 오대수, 항공우주 전자 심포지엄, , 2013

4. “원격 메모리 접근을 위한 Serial Bus개발”, 권기호, 이상곤, 조영준, 정영탁, 이윤기, 한국항공우주학회 추계 학술발표회 논문집, p.-2130, 2012, , 2127

5. “AMBA기반의 DMAUART RTL설계와 시뮬레이 션”, 이윤기, 김지훈, 한국항공우주학회, 한국항공우주학회 춘계 학술발표회 논문집, p.841-844, , 2014

6. “차세대 저궤도 위성 위한 CPU 모듈 개발”, 권기호, 이윤기, 양정환, 이상곤, 대한전기학회, 대한전기학회, 정보 및 제어학술대회 논문집, p.333-334, , 2011

7. 차세대 위성 CPU보드 로직 합성과 시뮬레이션, 김지훈, 이윤기, 한국항공우주학회, 한국항공우주학회 추계 학술발표회 논문집, p.616-619, , 2014

8. “차세대 저궤도 위성 위한 CPU Trade-Off 연구”, 양정환, 이상곤, 권기호, 이윤기, 대한전기학회, 정보 및 제어학술대회 논문집, p.335-336, , 2011

9. “나로 과학위성의 탑재컴퓨터 설 계 및 구현”, 오대수, 박성욱, 명로훈, 강경인, 한국항공우주학회 춘계 학술발표회 논문집, p.1022-1026, , 2012

10. “차세대 위성 Serial Bus검증을 위한 PC Software개발”, 이상곤, 이윤기, 권기호, 한국위성정보통신학회 국내학술발표회 논문집 제 1 권 1호, p.38-39, , 2015

11. “위성용 탑재컴퓨터 개발 현황 및 국내 개발 방향”, 조영호, 항공 우주전자 심포지엄, , 2012

12. “저궤도 위성을 위한 HW 행렬 곱셈기의 구현과 성능 측정”, 김지훈, 이윤기, 한국위성정보통신학회, 한국위성정보통신학회 논문지 10권 2호, p.115-120, , 2015

13. “Double-Precision기반의 HW Matrix곱셈기 구현 에 관한 타당성 연구”, 김지훈, 이윤기, 한국항공우주학회, 한국항공우주학회 춘계 학술발표회 논문집, p.837-840, , 2014

14. “차세대 위성탑재 컴퓨터의 표준 구조 설계에 관 한 개념 연구”, 김지훈, 이윤기, 한국항공우주학회, 한국항공우주학회지 41권 12호, p.1018-1024, , 2013

15. “저궤도위성의 본체탑재컴퓨터와 차세대 본체탑재컴퓨터 개발방향에 대한 소개”, 이윤기, 항공우주전자 심포지엄, , 2013