RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      바운더리 스캔을 이용한 PCB회로 검증 기법에 관한 연구 = A Study on DFT for PCB circuit using boundary-scan

      한글로보기

      https://www.riss.kr/link?id=T8157173

      • 0

        상세조회
      • 0

        다운로드
      서지정보 열기
      • 내보내기
      • 내책장담기
      • 공유하기
      • 오류접수

      부가정보

      다국어 초록 (Multilingual Abstract) kakao i 다국어 번역

      In 1985, JTAG group was associated in Europe.
      JTAG technology was standardized to IEEE1149.1 according to the proposal of JTAG in 1990.
      Explain the boundary scan testing technology, which would be the main stream of the Proto type debugging and testing of electronically production.
      Explain the example of DFT technology to apply boundary scan testing during the production design. And Validate the boundary scan testing technology by doing analyze the merits and demerits of this technology
      번역하기

      In 1985, JTAG group was associated in Europe. JTAG technology was standardized to IEEE1149.1 according to the proposal of JTAG in 1990. Explain the boundary scan testing technology, which would be the main stream of the Proto type debugging and testin...

      In 1985, JTAG group was associated in Europe.
      JTAG technology was standardized to IEEE1149.1 according to the proposal of JTAG in 1990.
      Explain the boundary scan testing technology, which would be the main stream of the Proto type debugging and testing of electronically production.
      Explain the example of DFT technology to apply boundary scan testing during the production design. And Validate the boundary scan testing technology by doing analyze the merits and demerits of this technology

      더보기

      목차 (Table of Contents)

      • 목차 = 0
      • 1. 서론 = 1
      • 2. BST 이론 = 3
      • 2.1. Boundary Scan Test Logic Architecture = 4
      • 2.2. Boundary Scan Test Instruction = 16
      • 목차 = 0
      • 1. 서론 = 1
      • 2. BST 이론 = 3
      • 2.1. Boundary Scan Test Logic Architecture = 4
      • 2.2. Boundary Scan Test Instruction = 16
      • 3. JTAG Boundary Scan 응용 = 21
      • 3.1. Boundary Scan Chain 구성 = 21
      • 3.2. Boundary Scan Test & Programming Flow = 22
      • 3.3. Boundary Scan Test & Programming 응용 = 26
      • 4. Boundary Scan을 이용한 DFT 설계 = 30
      • 4.1. Board 설계에서의 BST Chain 구성 = 30
      • 4.2. 사례 연구 = 31
      • 4.2.1. MPU, DSP등의 JTAG Debug Port의 처리 = 31
      • 4.2.2. CPLD, FPGA 사용시 고려사항 = 32
      • 4.2.3. 메모리 디바이스 사용시 고려사항 = 33
      • 4.2.4. Cluster 디바이스의 설계 = 33
      • 5. 결론 = 34
      • 참고문헌 = 35
      • Abstract = 36
      더보기

      분석정보

      View

      상세정보조회

      0

      Usage

      원문다운로드

      0

      대출신청

      0

      복사신청

      0

      EDDS신청

      0

      동일 주제 내 활용도 TOP

      더보기

      주제

      연도별 연구동향

      연도별 활용동향

      연관논문

      연구자 네트워크맵

      공동연구자 (7)

      유사연구자 (20) 활용도상위20명

      이 자료와 함께 이용한 RISS 자료

      나만을 위한 추천자료

      해외이동버튼