RISS 학술연구정보서비스

검색

인기 검색어

    다국어 입력

    http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

    변환된 중국어를 복사하여 사용하시면 됩니다.

    예시)
    • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
    • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
    닫기

    다시점 3D 디스플레이 시스템의 실시간적 구현을 위한 역 다중화기 설계구현 = Design & Implementation of the De-multiplexer for the Real-time of Multi-view 3D Display System

    한글로보기

    https://www.riss.kr/link?id=T9294110

    • 저자
    • 발행사항

      서울: 광운대학교, 2003

    • 학위논문사항

      학위논문(석사) -- 광운대학교 대학원 , 전자공학과 , 2003

    • 발행연도

      2003

    • 작성언어

      한국어

    • DDC

      621.381

    • 발행국(도시)

      서울

    • 형태사항

      vi, 51 p.: 삽도; 26 cm.

    • 일반주기명

      참고문헌

    • 소장기관
      • 광운대학교 중앙도서관 소장기관정보
    • 0

      상세조회
    • 0

      다운로드
    서지정보 열기
    • 내보내기
    • 내책장담기
    • 공유하기
    • 오류접수

    부가정보

    국문 초록 (Abstract) kakao i 다국어 번역

    본 논문에서는 다시점 3D 디스플레이 시스템의 구현을 위한 핵심기술로, 4대의 CCD 카메라로 입력되는 영상 신호를 디지털 데이터로 변환하기 위한 4시점 역 다중화기 설계에 대한 알고리즘을 제안하고 구현하였다. 즉, 27 MHz의 각 채널별 동작 주파수를 통해 디지털 텔레비전의 부호화 파라미터인 CCIR-601를 출력으로 선정하여 525 또는 625 라인의 컴포넌트 영상 신호를 디지털 신호로 변환 하였으며, 검출된 4시점의 영상 데이터는 동영상 압축 표준인 MPEG 대신에 SD급 M-JPEG 압축 표준을 이용하여 MPEG에 비해 상대적으로 압축률은 낮지만 다시점의 영상을 실시간 압축 및 편집이 가능하게 설계하였다. 또한, IBM PC 인터페이스인 PCI 기반의 방식으로 설계함으로써, 향후 시점의 확장성에도 적응적으로 대처할 수 있는 새로운 형태의 4시점 역 다중화 시스템을 구현하였다.
    제안된 설계 알고리즘의 시뮬레이션 결과, 각 채널을 제어하기 위한 54 MHz의 멀티플렉서의 속도 검출을 통해 4시점 영상 데이터의 실시간 저장 및 디스플레이가 가능함을 확인할 수 있었으며, 기존의 2시점 스테레오 디스플레이 방식에서 벗어나, 더욱 진보한 형태의 4시점 영상 처리를 위한 SD급 비디오 시스템 및 역 다중화기를 설계 및 구현하여 향후 8시점 이상의 영상처리 보드 개발의 가능성을 확인하였다.
    번역하기

    본 논문에서는 다시점 3D 디스플레이 시스템의 구현을 위한 핵심기술로, 4대의 CCD 카메라로 입력되는 영상 신호를 디지털 데이터로 변환하기 위한 4시점 역 다중화기 설계에 대한 알고리즘을...

    본 논문에서는 다시점 3D 디스플레이 시스템의 구현을 위한 핵심기술로, 4대의 CCD 카메라로 입력되는 영상 신호를 디지털 데이터로 변환하기 위한 4시점 역 다중화기 설계에 대한 알고리즘을 제안하고 구현하였다. 즉, 27 MHz의 각 채널별 동작 주파수를 통해 디지털 텔레비전의 부호화 파라미터인 CCIR-601를 출력으로 선정하여 525 또는 625 라인의 컴포넌트 영상 신호를 디지털 신호로 변환 하였으며, 검출된 4시점의 영상 데이터는 동영상 압축 표준인 MPEG 대신에 SD급 M-JPEG 압축 표준을 이용하여 MPEG에 비해 상대적으로 압축률은 낮지만 다시점의 영상을 실시간 압축 및 편집이 가능하게 설계하였다. 또한, IBM PC 인터페이스인 PCI 기반의 방식으로 설계함으로써, 향후 시점의 확장성에도 적응적으로 대처할 수 있는 새로운 형태의 4시점 역 다중화 시스템을 구현하였다.
    제안된 설계 알고리즘의 시뮬레이션 결과, 각 채널을 제어하기 위한 54 MHz의 멀티플렉서의 속도 검출을 통해 4시점 영상 데이터의 실시간 저장 및 디스플레이가 가능함을 확인할 수 있었으며, 기존의 2시점 스테레오 디스플레이 방식에서 벗어나, 더욱 진보한 형태의 4시점 영상 처리를 위한 SD급 비디오 시스템 및 역 다중화기를 설계 및 구현하여 향후 8시점 이상의 영상처리 보드 개발의 가능성을 확인하였다.

    더보기

    다국어 초록 (Multilingual Abstract) kakao i 다국어 번역

    In this thesis, the algorithm of the key technology for realizing multi-view 3D display system about the 4-view de-multiplexer's design for converting four CCD camera's input image to digital data is proposed and realized. That is, 525 or 625 line's component image signal is converted to digital signal through picking out CCIR-601 which is the digital TV's sign parameter to output with each channel's acting frequency of 27 MHz. The design is made for multi-view image's real-time compressing and editing even though compression rate is relatively lower than MPEG because the detected 4-view image data is compressed with the SD class M-JPEG standard compression method instead of the MPEG, standard moving picture. Also, by designing with PCI based technology which is one of the IBM PC interface, new type's 4-view de-multiplexer system which could manage accommodately to future view point's dilation is realized.
    As a results of proposed design algorithm's simulation, the possibility of 4-view image data's real-time storage and display is checked through the speed detection of the 54 MHz multiplexer which is used for each channel's control. The possibility of developing image processing board more than 8-view is confirmed through designing and realizing de-multiplexer and SD class's video system for the 4-view image processing advanced more than 2-view stereo display's video system.
    번역하기

    In this thesis, the algorithm of the key technology for realizing multi-view 3D display system about the 4-view de-multiplexer's design for converting four CCD camera's input image to digital data is proposed and realized. That is, 525 or 625 line's ...

    In this thesis, the algorithm of the key technology for realizing multi-view 3D display system about the 4-view de-multiplexer's design for converting four CCD camera's input image to digital data is proposed and realized. That is, 525 or 625 line's component image signal is converted to digital signal through picking out CCIR-601 which is the digital TV's sign parameter to output with each channel's acting frequency of 27 MHz. The design is made for multi-view image's real-time compressing and editing even though compression rate is relatively lower than MPEG because the detected 4-view image data is compressed with the SD class M-JPEG standard compression method instead of the MPEG, standard moving picture. Also, by designing with PCI based technology which is one of the IBM PC interface, new type's 4-view de-multiplexer system which could manage accommodately to future view point's dilation is realized.
    As a results of proposed design algorithm's simulation, the possibility of 4-view image data's real-time storage and display is checked through the speed detection of the 54 MHz multiplexer which is used for each channel's control. The possibility of developing image processing board more than 8-view is confirmed through designing and realizing de-multiplexer and SD class's video system for the 4-view image processing advanced more than 2-view stereo display's video system.

    더보기

    목차 (Table of Contents)

    • 제 1 장 서 론 1
    • 제 2 장 3차원 디스플레이 기술의 개요 및 영상 시스템 3
    • 2.1 3D 디스플레이의 정의 3
    • 2.2 3D 입체영상의 지각 요인 및 인식 4
    • 2.3 3D 디스플레이의 구현방식 6
    • 제 1 장 서 론 1
    • 제 2 장 3차원 디스플레이 기술의 개요 및 영상 시스템 3
    • 2.1 3D 디스플레이의 정의 3
    • 2.2 3D 입체영상의 지각 요인 및 인식 4
    • 2.3 3D 디스플레이의 구현방식 6
    • 2.4 3차원 영상 시스템 12
    • 제 3 장 다시점 비디오 시스템 18
    • 3.1 다시점 비디오 시스템 18
    • 3.2 다시점 비디오 시스템의 구현 방법 19
    • 3.3 다시점 비디오 시스템의 핵심 블록 설명 및 기능 21
    • 제 4 장 다시점 비디오 역 다중화기 23
    • 4.1 다중화 방식 24
    • 4.2 압축 방식 25
    • 4.3 다시점 3D 역 다중화기 28
    • 제 5 장 역 다중화기 설계 31
    • 5.1 역 다중화기 H/W 구조 31
    • 5.2 역 다중화기 S/W 구조 41
    • 제 6 장 실험 및 결과 분석 44
    • 6.1 실 험 44
    • 6.2 결과 분석 46
    • 제 7 장 결 론 49
    • 참고문헌 50
    더보기

    분석정보

    View

    상세정보조회

    0

    Usage

    원문다운로드

    0

    대출신청

    0

    복사신청

    0

    EDDS신청

    0

    동일 주제 내 활용도 TOP

    더보기

    주제

    연도별 연구동향

    연도별 활용동향

    연관논문

    연구자 네트워크맵

    공동연구자 (7)

    유사연구자 (20) 활용도상위20명

    이 자료와 함께 이용한 RISS 자료

    나만을 위한 추천자료

    해외이동버튼