실리콘 기판 위에 성장된 30㎚두께의 Si_(0.8)Ge_(0.2) 에피층을 채널로 이용한 0.13㎛형 MOSFET 전기적 동작을 DAVINCI를 이용하여 조사하였다. 이 소자의 유효채널 길이는 70㎚, 게이트 산화막의 두께...

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
https://www.riss.kr/link?id=E805489
1998년
English
560.000
한국연구재단(NRF)
141-144
0
상세조회0
다운로드실리콘 기판 위에 성장된 30㎚두께의 Si_(0.8)Ge_(0.2) 에피층을 채널로 이용한 0.13㎛형 MOSFET 전기적 동작을 DAVINCI를 이용하여 조사하였다. 이 소자의 유효채널 길이는 70㎚, 게이트 산화막의 두께...
실리콘 기판 위에 성장된 30㎚두께의 Si_(0.8)Ge_(0.2) 에피층을 채널로 이용한 0.13㎛형 MOSFET 전기적 동작을 DAVINCI를 이용하여 조사하였다. 이 소자의 유효채널 길이는 70㎚, 게이트 산화막의 두께는 4㎚이었으며, n형 다결정 실리콘을 게이트 물질로 사용하였다. 채널영역 아래 p형 델타 도핑층을 형성하여 문턱 전압을 조정하였으며, -1.2V의 저전압으로 동작하는 소자를 얻을 수 있었다. Subthreshold Swing은 92mV/dec.로써 실리콘 소자에 비하여 약 10mV/dec.가 적었다. 드래인 전압 -1.2V, 게이트 전압 -1.5V에서 드레인 포화 전류 값은 300㎂/㎛인 반면, 누설 전류는 10^(-12)A/㎛ 이하를 유지하였다.
다국어 초록 (Multilingual Abstract)
We investigated the electrical characteristics of Si_(0.8)Ge_(0.2) p-MOSFET device using DAVINCI, a device simulator. The effective channel length of the device was 70㎚ and the gate oxide thickness was 4.0㎚. The device employed n-type polysilicon ...
We investigated the electrical characteristics of Si_(0.8)Ge_(0.2) p-MOSFET device using DAVINCI, a device simulator. The effective channel length of the device was 70㎚ and the gate oxide thickness was 4.0㎚. The device employed n-type polysilicon gate, and the threshold voltage was adjusted by δ-doped p-type layer beneath the channel. The simulation showed successful operations of the device at the drain voltage of 1.2V. The subthreshold swing of the device was obtained to be 92mV/dec., which is approximately 10mV/dec. lower than that of silicon devices. The drain saturation current of the SIGe device was -300㎂/㎛, while the leakage current was sustained below -10^(-12)A/㎛.
목차 (Table of Contents)