팬 아웃이 고정된 carry increment 덧셈기 설계 방법 = The Design of carry increment Adder Fixed Fan-out

국문 초록 (Abstract)

가변 stage carry increment adder는 stage가 증가함에 따라 stage에서 계산되는 워드길이를 1비트씩 늘려줄 수 있으므로 속도는 O(√2n)에 근접한다. 하지만 stage의 비트가 늘어남에 따라 stage에 입력되는 캐리의 팬 아웃이 증가하게 되고 이로 인하여 속도가 느려진다. 본 논문에서는 stage의 입력 비트를 증가하여도 팬 아웃이 stage에 관계없이 고정될 수 있는 알고리즘을 제안하고 37비트 덧셈기를 레이아웃하여 시뮬레이션 결과를 비교하였을 때 면적은 40% 늘어나는 것에 비해 덧셈기의 속도가 75% 향상되었다.

다국어 초록 (Multilingual Abstract)

According to increment of stage, the speed of changeable stage Carry-increment adder can be close to O(√2n) because the word length which is computed in stage can be lengthened by 1 bit. But the number of stage bits is increased, fan-out of carry which is inputted in stage is increased. So the speed can be slow. This paper presents a new carry-increment adder design method to fix the number of fan-outs regardless of the number of stages. By layout simulation of 37-bit adder, the area can be increased up to 40%, but speed improvement up to 75% can be achieved, by the proposed method, compared with a conventional method.

목차 (Table of Contents)

• 요약
• Abstract
• Ⅰ. 서론
• Ⅱ. Carry-Increment adder
• Ⅲ. 팬 아웃이 고정된 Carry Increment adder
• Ⅳ. 시뮬레이션 및 비교
• Ⅴ. 결론
• 참고문헌
• 저자소개

참고문헌 (Reference)

1 Yu-Ting Pai, "The fastest carry look ahead adder" 434-436, 2004

2 Grad. J., "New Algorithms for carry propagation, in Proc" 396-399, 2005

3 Grad, J., "Low power binary addition using carry increment adders, in Circuits and Systems" 17-20, 2006

4 Chih-Jen Fang, "Fast and compact dynamic ripple carry adder design" 25-28, 2002

5 Neil H. E. Weste, "CMOS VLSI Design A Circuits and Systems Perspective" Addison-Wesley publisher 2004

6 Wu-Tung Cheng, "A minimum test set for multiple fault detection in ripple carry adders" Computers, IEEE Transactions 891-895, 1987

7 Joonho Lim, "A 16-bit carry-look ahead adder using reversible energy recovery logic for ultra-low- energy systems" Solid-State Circuits, IEEE Journal 898-903, 1999