JTAG 버스 콘트롤러의 설계 및 구현 = Design and Implementation of JTAG Bus Controller

국문 초록 (Abstract)

IEEE Std 1149.1은 기본적으로 보드테스팅을 위한 경계주사 기법의 표준으로 제정되었다. IEEE Std 1149.1을 기반으로 하는 경계주사기법은 고집적화된 칩, 멀티칩 모듈, 새로운 패키징 등으로 이루어진 보드의 고장을 검출, 진단을 하는데 있어서 필수 불가결한 기술이다. 최근에는 보드테스팅 외에도 여러 분야에서 응용되어지고 있다. 그 하나는 하드웨어 에뮬레이션을 할 때 내부 레지스터를 읽기 위한 방법으로 사용되고 있으며, 또 하나는 IPS (In-System Programming)에 사용되어진다. 이런 것들을 위해서는 프로세서와 인터페이스 및 IEEE Std 1149.1 테스트 버스를 제어하기 위한 칩이 필요하다. 본 논문에서는 보드레벨 테스팅 및 경계주사기법의 응용을 위한 IEEE 1149.1 테스트 버스 콘트롤러의 설계와 구현된 칩의 구동을 위한 칩의 동작 원리를 설명한다. 칩의 구조 검증을 위해 Verilog 시뮬레이션을 수행한 후 FPGA로 구현하였다.