노드 병합에 의한 FPGA 기술 매핑 방법 = An FPGA Technology Mapping Approach based on Node Merging

국문 초록 (Abstract)

본 논문에서는 FPGA 기술 매핑 문제를 불린네트워크의 각 노드들을 최적으로 병합하는 노드 병합 문제로 모델링한다. 이러한 모델링은 다양한 종류의 FPGA 구조에 대해, 다양한 기준의 최적화를 전역적인 관점에서 고려할 수 있게 한다. 본 논문에서는 이를 구현하기 위해, 먼저 하나의 FPGA 셀에 배정 가능한 노드들의 집합(매핑 클러스터라고 한다)들을 추출하고, 이에 대해 불린네트워크의 모든 노드와 에지를 커버링(covering)하는 최적의 클러스터 부분집합을 찾는다. 실험 결과, 기존의 시스템 가운데 대표적인 MUX-based FPGA 기술 매핑 방법인 mis-pga(new)보다 구현에 필요한 셀의 개수 면에서 평균 4.4％ 향상된 결과를 얻었다.

다국어 초록 (Multilingual Abstract)

We model the FPGA technology mapping problem as an optimal node merging problem for a given boolean network. Such modeling provides a more global view on the optimality and also supports various FPGA architectures such as MUX-based and LUT-based. To solve this problem, we first generate the collection of all the feasible clusters where each cluster contains the nodes that can be assigned to the same FPGA cell, then find an optimal covering set for the cluster that maintains original functionality of input boolean network. We applied our approach to well known benchmarks and got 4.4％ improvement over the most well known MUX-based FPGA technology mapping system, mis-pga(new).

목차 (Table of Contents)

• 요약
• Abstract
• 1. 서론
• 2. 제안된 모델
• 3. 클러스터 생성 알고리즘
• 4. 클러스터 부분집합 생성 알고리즘
• 5. 실험 및 결과 분석
• 6. 결론
• 참고문헌
• 저자소개