경제적인 VPN 시스템 구축을 위한 2-Chip 기반의 암호가속기 성능분석 = Performance Analyses of Encryption Accelerator based on 2-Chip Companion Crypto ASICs for Economic VPN System

국문 초록 (Abstract)

본 논문은 저비용 고성능으로 패킷암호 처리를 할 수 있는 VPN 시스템의 구조와 그 설계에 대해서 소개한다. 제안하는 시스템 구조는 보안장비용 다기능 네트워크 프로세서와 전용 암호패킷 처리 칩의 2개의 컴페니언 칩들로 구성되어 있으며, 즉각적인 활용을 위해 필요한 운영체제의 구축 및 디바이스 드라이버, 컴파일러와 이를 기반으로 한 IPSec VPN의 핵심 엔진에 대해 구축한 방안이 언급된다. 특히, 계산력을 많이 필요로 하는 블록 암호 알고리즘인 3DES, AES, SEED는 별도의 칩으로 구현되어 범용성이 뛰어난 것이 특징이며, 이 칩의 성능 평가 결과를 소개한다.

다국어 초록 (Multilingual Abstract)

This paper describes about the design concept and the architecture of an economic VPN system which can perform fast crypto operations with cheap cost. The essence of the proposed system architecture is consisting of the system with two companion chips dedicated to VPN: one chip is a multi-purpose network processor for security machine and the other is a crypto acceleration chip which encrypt and decrypt network packets in a high speed. This study also addresses about some realizations that is required for fast prototyping such as the porting of an operating system, the establishment of compiler tool chain, the implementation of device drivers and the design of IPSec security engine. Especially, the second chip supports the most time consuming block cipher algorithms including 3DES, AES, and SEED and its performance was evaluated.

참고문헌 (Reference)

1 "통신망 정보보호" 그린출판사 1996.

2 "최신정보보호개론" 홍릉과학출판사 2005.

3 "An FPGA-Based Performance Evaluation of the AES Block Ciper Candiate Algorithm Finalists" 9 : -4, 2001.08

4 "128비트 블록 암호알고리듬(SEED) 개발 및 분석보고서"" KISA (128) : 2003.