이식형 보청기용 50 ㎼급 SAR형 ADC의 설계 및 집적회로 구현 = Implementation of integrated circuit and design of 50 ㎼ SAR ADC for implantable hearing aid

다국어 초록 (Multilingual Abstract)

Recently, Fully implantable hearing aids have been developed to compensate the problems of conventional hearing aids. The Fully implantable hearing aid consist of microphone, signal processing device, transducer. ADC is the first step of the signal processing to convert input analog signal into digital signal suitable for signal processing. In addition, low power consumption and small size of the system device are required for the convenience of implant and long-time operation after recharging because of permanently implant in the body. So, the conversion method was selected as the SAR ADC that meets the small area and low power consumption, and SAR ADC was designed considering the human speech region.
In this paper, we proposed 16 bit 32 ㎑ SAR ADC for fully implantable hearing aid. As the design method of proposed SAR ADC, non-linearity problems of the sample and hold is minimized by using a dummy switch and CMOS switch, and 16 bit conversion is performed before the occurrence of LSB error. Low-power and small-area are achieved by DAC based on R-2R resistor array and comparator using power control switch and offset rejection techniques. As a result of simulation, the digital code compared with sampled input signal and output of the DAC circuit is confirmed by results. The SAR ADC is implemented in a SMIC 180 ㎚ CMOS technology. and total power consumption is 50 ㎼ under 1.8 V supply voltage and the core of SAR ADC occupies 101.315 ㎛ × 133.93 ㎛. The test result of implemented ADC chip operation showed a good performance.

국문 초록 (Abstract)

최근 고령화에 따른 노인 인구 증가와 IT기술의 발달에 따른 휴대용기기의 이어폰 사용 증가 등으로 인해 다양한 연령층에서 난청 인구가 증가하는 추세이다. 난청으로 인한 의사소통의 어려움은 사회성 발달과 학습장애 등의 문제를 야기하므로[1] 보청기의 필요성이 점차 증가하고 있다. 그러나 기존의 보청기가 가지는 외관상 노출 및 착용의 불편함 등의 문제점으로 인하여 실질적인 보청기 착용 인구는 많지 않다[2,3]. 따라서 이러한 문제점을 해결하기 위해 이식형 보청기(implantable hearing aid)의 개발이 활발하게 이루어지고 있으며[4,5], 최근 완전 이식형 보청기(fully implantable hearing aid)가 더욱 주목받고 있다[6]. 완전 이식형 보청기는 1회 충전에 따른 동작 시간이 길면 길
수록 유리하며, 이식의 편의를 위해서 보청기의 크기가 작을수록 좋다. 따라서 완전 이식형 보청기의 저전력화와 소형화에 대한 연구가 더욱 중요하다.
완전 이식형 보청기는 체외 음성 신호를 전기적인 신호로 변환하는 이식형 마이크로폰(implantable microphone), 난청자의 청력 역치(hearing threshold)에 맞게 이득을 조절하는 신호 처리 장치, 그리고 진동 또는 전기 형태로 나타나는 출력장치로 구성된다. 여기서 신호 처리 장치는 다시 아날로그-디지털 변환기(analog-to-digital converter, ADC), 디지털 코어(digital core), 디지털-아날로그 변환기(digital-to- analog converter, DAC)로 구성된다. 신호 처리 장치 중, ADC는 마이크로폰에서 포집된 아날로그 형태의 음성신호를 양자화(quantization)하여 디지털 신호로 변환해 주는 것으로서, 현재까지 알려진 ADC의 대표적인 구조로는 고속의 변환에 장점을 가지는 파이프라인(pipeline) 구조와 플래시(flash) 구조, 오버샘플링(oversampling)과 노이즈 쉐이핑(noise shaping)을 기반으로 하여 높은 신호 대 잡음비의 구현이 가능한 델타-시그마(Δ-Σ) 구조, 그리고 내부 회로를 재사용함으로써 회로가 간단하게 구현할 수 있는 SAR(successive approximation register) 구조가 있다[7-9]. 이와 같이 ADC는 그 구조마다 각기 다른 특징을 가지고 있기 때문에 완전 이식형 보청기의 구현을 위하여 소형화와 저전력화에 유리한 ADC의 선정이 필요하다.
본 논문에서는 완전 이식형 보청기에 적합한 ADC를 선정하기 위해 앞서 언급한 ADC 구조들을 비교하였다. 이 과정에서 특히, 디지털 보청기 및 오디오용 ADC로 사용되는 델타-시그마 구조는 모듈레이터의 차수 및 오버샘플링율(oversampling rate)이 높을수록 회로가 복잡해지고 전력을 많이 소비하므로 사용을 배제하였고, 최종적으로 샘플 앤 홀드(sample and hold), 비교기(comparator), DAC, SAR logic의 4부분으로 구성되는 SAR 구조를 선택하였다. 그리고 음성 주파수 대역에 맞게 32 ㎑의 표본화 주파수(sampling frequency)와 16비트의 해상도(resolution)로 결정하였으며, 칩의 면적과 전력 소모를 고려하여 설계하였다. 이 과정에서, 샘플 앤 홀드 회로의 스위칭 시 통상적으로 발생되는 비선형성에 문제를 최하위 비트 오차가 발생하기 전에 변환을 수행하여 해결하였다. 그리고 R-2R 사다리형 구조(R-2R ladder type)를 가지는 DAC를 설계하여 소형화 하였다. 또한, 비교기 부분에 전력 제어 스위치를 두어 변환 시간에만 비교기가 동작하도록 함으로써 저전력 동작이 가능하게 하였다. 이와 같이 완전 이식형 보청기용 SAR ADC를 180 ㎚ CMOS 공정에 맞추어 설계하고, 컴퓨터 시뮬레이션과 측정 실험을 통해 설계한 ADC의 성능을 검토하였다.

목차 (Table of Contents)

• Ⅰ. 서 론 1
• Ⅱ. ADC 이론 및 설계 시 고려사항 4
• 2-1. ADC 이론 4
• 2-2. 완전 이식형 보청기용 ADC 설계 시 고려사항 6
• 2.2.1 CMOS 공정 8
• 2.2.2 양자화 잡음 및 신호 대 잡음비 10
• 2.2.3 표본화 주파수 13
• 2.2.4 ADC 해상도 15
• 2.2.5 ADC 선정 20
• 2.2.6 DAC 선정 24
• Ⅲ. 제안한 SAR ADC 26
• 3-1. SAR ADC의 동작원리 28
• 3-2 샘플 앤 홀드 31
• 3-3 비교기 36
• 3-4 R-2R 사다리형 DAC 38
• 3-5 SAR logic 40
• Ⅳ. 실험 및 결과 41
• Ⅴ. 결 론 50
• 참 고 문 헌 52
• 영 문 초 록 57