콘텐츠 보호를 위한 시스템온칩 상에서 암호 모듈의 구현 = Implementation of Encryption Module for Securing Contents in System-On-Chip

다국어 초록 (Multilingual Abstract)

In this paper, we design a combined security processor, ECC, MD-5, and AES, as a SIP for cryptography of securing contents. Each SIP is modeled and designed in VHDL and implemented as a reusable macro through logic synthesis, simulation and FPGA verification. To communicate with an ARM9 core, we design a BFM(Bus Functional Model) according to AMBA AHB specification. The combined security SIP for a platform-based SoC is implemented by integrating ECC, AES and MD-5 using the design kit including the ARM9 RISC core, one million-gate FPGA. Finally, it is fabricated into a MPW chip using Magna chip 0.25㎛(4.7mm×4.7mm) CMOS technology.

국문 초록 (Abstract)

본 논문에서는 콘텐츠 보호의 암호화를 위해 ECC, MD-5, AES를 통합한 보안 프로세서를 SIP (Semiconductor Intellectual Property)로 설계하였다. 각각의 SIP는 VHDL RTL로 모델링하였으며, 논리합성, 시뮬레이션, FPGA 검증을 통해 재사용이 가능하도록 구현하였다. 또한 ARM9과 SIP들이 서로 통신이 가능하도록 AMBA AHB의 스펙에 따라 버스동작모델을 설계, 검증하였다. 플랫폼기반의 통합 보안 SIP는 ECC, AES, MD-5가 내부 코어를 이루고 있으며 각각의 SIP들은 ARM9과 100만 게이트 FPGA가 내장된 디바이스를 사용하여 검증하였으며 최종적으로 매그나칩 0.25㎛(4.7mm×4.7mm) CMOS 공정을 사용하여 MPW(Multi-Project Wafer) 칩으로 제작하였다.

참고문헌 (Reference)

1 "정보보호산업 시장동향 및 전망" 1005 : 2002.

2 "인터넷 디지털 정보가전 동향 및 요소기술" 2003.

3 "블록암호화 IP의 FPGA 구현 및 검증" 9 (9): 897-900, 2002.

4 "멀티미디어 콘텐츠 보호를 위한 보안된 프레임 워크 설계" 400-403, 2004.

5 "VLSI Synthesis of Finite Field Arithmetic Dept. of ECE. Univ. of Massachusetts. 1991."

6 "TTA.KO-12.0004: 128-비트 블록 암호 알고리즘 표준" 1999.

7 "Standard Specifications for Public key Cryptography: Additional Techniques" 2000.8

8 "Software Implementation of Elliptic Curve Cryptography over Binary Fields" -95,

9 "IP 이용 SoC설계의 기초 및 응용" 2003.

10 "FPGA implementation of MD5 hash algorithm" 2 : 919-924, 2001.

11 "Elliptic Curve Scalr Multiplier Design Using FPGAs" 1999.8

12 "Cryptography and Network Security" Prentice-Hall 1999