차량용 LED 매트릭스 헤드램프 제어를 위한 차세대 직렬 버스 및 제어 반도체 구현

국문 초록 (Abstract)

차량용 LED 매트릭스 헤드램프 제어를 위한 차세대 직렬 버스 및 제어 반도체 구현 이창민 전자공학과 숭실대학교 대학원 본 연구는 고도화된 차량 기술과 전기차의 발전에 기여하는 차세대 조 명 시스템을 제시한다. LED 매트릭스 헤드램프 제어 시스템은 직렬 버 스 및 제어 프로토콜 설계를 통해 안전하고 효율적인 주행 환경을 제공 한다. 기존 LED 매트릭스의 제어는 I2C와 같은 저 가격 저속 직렬 버스를 사용했다. 하지만 자동차에 LED 매트릭스 헤드램프를 제어하기 위해서 기존 통신 프로토콜의 데이터 전송속도로는 실시간으로 바뀌는 LED 헤 드램프 제어가 불가능하다. 본 연구에서 앞선 문제의 해결 방안으로 HLCP을 제안한다. 제안하는 프로토콜은 많은 LED를 하나의 명령어로 제어하는 명령어를 사용하여 I2C 버스를 거의 그대로 사용하면서도 훨 씬 많은 LED를 제어할 수 있다.

다국어 초록 (Multilingual Abstract)

Implementation of Next Generation Serial Bus and Control Semiconductor for Vehicle LED Matrix Headlamps Control LEE, CHANG-MIN Department of Electronic Engineering Graduate School of Soongsil University This study presents a next-generation lighting system that contributes to the development of advanced vehicle technology and electric vehicles. The LED matrix headlamp control system provides a safe and efficient driving environment through serial bus and control protocol design. The control of the existing LED matrix used a low-cost, low-speed serial bus such as an I2C. However, in order to control the LED matrix headlamps in the automobile, it is impossible to control the LEDs that change in real time at the data transmission speed of the existing communication protocols. In this study, we propose the HLCP(Headlamp LED Control Protocol) as a solution to the previous problem. The proposed protocol can control much more LEDs while using the I2C bus almost as it is using the commands that control many LEDs with one command

목차 (Table of Contents)

• 제 1장 서 론 1
• 제 2장 배경 기술 3
• 2.1 배경 기술 3
• 2.1.1 LED 매트릭스 3
• 2.1.2 I2C 프로토콜 3
• 2.2 CRC(순환 중복 검사) 7
• 2.2.1 높은 신뢰성 7
• 2.2.2 효율성 7
• 2.2.3 범용성 7
• 2.2.4 다양한 폴리노미얼 선택 7
• 제 3장 구성요소 8
• 3.1 구성요소 8
• 3.1.1 SYSC 8
• 3.1.2 PWMC 8
• 3.1.3 LEDC 9
• 3.1.4 HLCP 9
• 제 4장 HLCP 프로토콜 11
• 4.1 HLCP 개요 11
• 4.1.1 기존 직렬 프로토콜 문제점 11
• 4.1.2 제안하는 HLCP 프로토콜 11
• 4.2 HLCP 동작 방식 13
• 4.3 CRC-4-ITU 14
• 4.3.1 빠른 오류 감지 14
• 4.3.2 DATA Format 길이 최소화 14
• 4.4 CTS(Clear to Send), CTS Error 15
• 제 5장 명령어 16
• 5.1 명령어 16
• 5.1.1 Block 17
• 5.1.2 Immediate 17
• 5.1.3 Fill 17
• 5.1.4 Linear 17
• 5.1.5 Row 17
• 5.1.6 Column 17
• 5.1.7 Save 18
• 5.1.8 Restore 18
• 5.1.9 Report 18
• 제 6장 검증 환경 20
• 6.1 Cortex-M3 20
• 6.1.1 32bit 아키텍처 21
• 6.1.2 저전력 운영 21
• 6.2 Keil MDK 21
• 6.2.1 µVision IDE 21
• 6.2.2 컴파일러 및 링커 21
• 6.2.3 디버거 22
• 6.2.4 하드웨어 시뮬레이션 22
• 6.3 메모리 매핑 22
• 6.4 부트로더 23
• 6.5 플래시 메모리 23
• 6.6 AMBA BUS 24
• 6.9.1 AHB-Lite BUS 24
• 6.9.2 APB BUS 25
• 6.9.3 APB-AHB-Lite Bridge 25
• 6.7 FPGA 환경 구성 26
• 6.8 FPGA 내부 구성 27
• 6.9 아두이노 메가 29
• 6.10 아두이노 듀에 29
• 6.11 LED Matrix 30
• 6.12 Level Shifter 30
• 제 7장 검 증 32
• 7.1 Modelsim을 통한 검증 32
• 7.1.1 ModelSim Simulation 36
• 7.2 FPGA 검증 38
• 7.2.1 FPGA Simulation 45
• 제 8 장 결 론 46
• 참고문헌 47