RISS 검색 - 국내학술지논문 상세보기

부가정보

국문 초록 (Abstract)

본 논문에서는 IEEE 802.16e 모바일 WiMAX 표준의 19가지 블록길이(576~2304)에 따른 6가지 부호율(1/2, 2/3A, 2/3B, 3/4A, 3/4B, 5/6)과 IEEE 802.11n WLAN 표준의 3가지 블록길이(648, 1296, 1944)에 따른 4가지 부호율(1...

본 논문에서는 IEEE 802.16e 모바일 WiMAX 표준의 19가지 블록길이(576~2304)에 따른 6가지 부호율(1/2, 2/3A, 2/3B, 3/4A, 3/4B, 5/6)과 IEEE 802.11n WLAN 표준의 3가지 블록길이(648, 1296, 1944)에 따른 4가지 부호율(1/2, 2/3, 3/4, 5/6)을 지원하는 다중표준 LDPC 복호기를 설계하였다. Layered 복호방식의 블록-시리얼(부분병렬) 구조와 SM(sign-magnitude) 수체계 기반의 DFU(decoding function unit)를 적용하여 하드웨어 복잡도를 최소화시켰다. 설계된 회로는 FPGA 구현을 통해 하드웨어 동작을 검증하였으며, 0.13-${\mu}m$ CMOS 셀 라이브러리로 합성한 결과 약 312,000 게이트와 70,000 비트의 메모리로 구현되었고, 100 MHz@1.8V로 동작하여 79~210 Mbps의 성능을 갖는 것으로 평가되었다.

다국어 초록 (Multilingual Abstract)

This paper describes a multi-standard LDPC decoder which supports 19 block lengths(576~2304) and 6 code rates(1/2, 2/3A, 2/3B, 3/4A, 3/4B, 5/6) of IEEE 802.16e mobile WiMAX standard and 3 block lengths(648, 1296, 1944) and 4 code rates(1/2, 2/3, 3/4, 5/6) of IEEE 802.11n WLAN standard. To minimize hardware complexity, it adopts a block-serial (partially parallel) architecture based on the layered decoding scheme. A DFU(decoding function unit) based on sign-magnitude arithmetic is used for hardware reduction. The designed LDPC decoder is verified by FPGA implementation, and synthesized with a 0.13-${\mu}m$ CMOS cell library. It has 312,000 gates and 70,000 bits RAM. The estimated throughput is about 79~210 Mbps at 100 MHz@1.8v.

참고문헌 (Reference)

1 "Wireless LAN medium access control(MAC) and physical layer(PHY) specification: enhancements for higher throughput"

2 서진호, "Sign-magnitude 수체계 기반의 WiMAX용 다중모드 LDPC 복호기 설계" 한국정보통신학회 15 (15): 2465-2473, 2011

3 D.J.C. MacKay, "Near Shannon limit performance of low density parity check codes" 32 (32): 1645-1646, 1996

4 K. Gunnam, "Multi-rate layered decoder architecture for block LDPC codes of the IEEE 802.11n wireless standard" 1645-1648, 2007

5 R. Gallager, "Low-Density Parity-Check Codes" IT-8 : 21-28, 1962

6 K. Zhang, "High- throughput layered decoder implementation for Quasi-Cyclic LDPC codes" 27 (27): 985-994, 2009

7 T. Rhicardson, "Efficient Encoding of Low Density Parity-Check Codes" 47 : 638-656, 2001

8 C.-H. Liu, "An LDPC decoder chip based on self-routing network for IEEE 802.16e applications" 43 (43): 684-694, 2008

9 "Air interface for fixed and mobile broadband wireless access systems"

10 Xin-Yu Shih, "A 7.39mm2 76mW (1944, 972) LDPC Decoder Chip for IEEE 802.11n Applications" 2008