RISS 검색 - 국내학술지논문 상세보기

다국어 초록 (Multilingual Abstract)

In this paper, transport characteristics have been investigated using analytical current-voltage model for double gate MOSFET(DGMOSFET). Scaling down to 100nm of gate length for MOSFET can bring about various problems such as a threshold voltage roll-off and increasing off current by tunneling since thickness of oxide is down by 1.fnm and doping concentration is increased. A current-voltage characteristics have been calculated according to changing of channel length,using analytical current-voltage relation. The analytical model has been verified by calculating I-V relation according to changing of oxide thickness and channel thickness as well as channel length. A current-voltage characteristics also have been compared and analyzed for operating temperature. When gate voltage is 2V, it is shown that a current-voltage characteristic in 77K is superior to in room temperature.

번역하기

국문 초록 (Abstract)

이 연구에서는 해석학적 전류-전압 모델을 이용하여 DGMOSFET(Double Gate MOSFET)의 전송특성을 분석하였다. MOSFET의 게이트길이가 100nm이하로 작아지면 산화막두께가 1.5m이하로 작아져야만하고 채널의 도핑이 매우 증가하기 때문에 소자의 문턱전압변화, 누설전류의 증가 등 다양한 문제가 발생하게 된다 이러한 문제를 조사하기 위하여 해석학적 전류-전압 모델을 이용하여 소자의 크기를 변화시키면서 전류-전압특성을 조사하였다 소자의 크기를 변화시키면서 해석학적 전류-전압 모델의 타당성을 조사하였으며 온도 변화에 대한 특성도 비교 분석하였다. 게이트 전압이 2V에서 77K의 전류-전압 특성이 실온에서 보다 우수하다는 것을 알 수 있었다.

번역하기

이 연구에서는 해석학적 전류-전압 모델을 이용하여 DGMOSFET(Double Gate MOSFET)의 전송특성을 분석하였다. MOSFET의 게이트길이가 100nm이하로 작아지면 산화막두께가 1.5m이하로 작아져야만하고 채...

참고문헌 (Reference)

1 "나노구조 Double Gate MOSFET의 핀치오프특성에 관한 연구" 6 (6): 1074-1078, 2002.

2 "Study of SILC and Interface Trap Generation Due to High Field Stressing and Its Operating Temperature Dependence in 2.2㎚ Gate Dielectrics" 49 (49): 699-701, 2002

3 "Side-Gate Design Optimization of 50㎚ MOSFETs with Electrically Induced Source/Drain" 41 (41): 2345-2347, 2002

4 "Atomic-scale modeling of double gate MOSFETs using a tight- binding Green's function formalism" 48 : 567-574, 2004.

5 "An analytical solution to a double-gate MOSFET with undoped body" 21 : 245-247, 2000.

6 "Advanced Model Analysis of Series Resistance for CMOS Scaling Into Nanometer Regime-Part I : Theoretical Derivation" 49 (49): 457-466, 2002

7 "A Continous, Analytic Drain-Current Model for DG MOSFETs" 25 : 107-109, 2004.

8 "70㎚ NMOSFET Fabrication with 12㎚ n+-p Junctions Using As2+ Low Energy Implantations" 40 (40): 2607-2610, 2001