RISS 학술연구정보서비스

검색

인기 검색어

    다국어 입력

    http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

    변환된 중국어를 복사하여 사용하시면 됩니다.

    예시)
    • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
    • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
    닫기

    고성능 CXL SSD를 위한 메모리 관리 기법 = A Memory Management Technique for High Performance CXL SSDs

    한글로보기

    https://www.riss.kr/link?id=T17451233

    • 0

      상세조회
    • 0

      다운로드
    서지정보 열기
    • 내보내기
    • 내책장담기
    • 공유하기
    • 오류접수

    부가정보

    국문 초록 (Abstract) kakao i 다국어 번역

    최근 메모리 집약적 워크로드의 등장으로 인해 DRAM 용량·대역폭에 대한 요구사항이 중요해진 반면, 이를 확장하는 데에 한계에 도달하여 memory wall 문제가 심화되고 있다. CXL SSD는 기존의 전통적인 블록 디바이스인 SSD를 CXL 인터커넥트를 통해 메모리처럼 사용할 수 있게 하여 낮은 비용으로 테라바이트급 확장 메모리를 제공할 수 있다는 점에서 주목받고 있다. 그러나 CXL SSD를 DRAM과 동일한 load/store 기반 주소 공간으로 노출하면, 운영체제와 애플리케이션은 장치를 메모리로 인식하게 되어, 전통적인 블록 SSD에서 사용되던 TRIM 명령이 자연스럽게 사라지게 되어 쓰기 증폭문제가 발생한다. 본 연구는 CXL SSD에서 TRIM의 필요성을 설명하고, TRIM을 지원할 때 발생할 수 있는 동기화/락 경쟁 문제를 해결하기 위해 운영체제 측면에서 필요한 메모리 관리 기법을 제안한다. 제안한 메모리 관리 기법을 통해 기존 CXL SSD 대비 평균 29%의 쓰기 증폭을 감소시키고 꼬리 지연시간은 평균 10% 감소시킬 수 있음을 확인하였다.
    번역하기

    최근 메모리 집약적 워크로드의 등장으로 인해 DRAM 용량·대역폭에 대한 요구사항이 중요해진 반면, 이를 확장하는 데에 한계에 도달하여 memory wall 문제가 심화되고 있다. CXL SSD는 기존의 전...

    최근 메모리 집약적 워크로드의 등장으로 인해 DRAM 용량·대역폭에 대한 요구사항이 중요해진 반면, 이를 확장하는 데에 한계에 도달하여 memory wall 문제가 심화되고 있다. CXL SSD는 기존의 전통적인 블록 디바이스인 SSD를 CXL 인터커넥트를 통해 메모리처럼 사용할 수 있게 하여 낮은 비용으로 테라바이트급 확장 메모리를 제공할 수 있다는 점에서 주목받고 있다. 그러나 CXL SSD를 DRAM과 동일한 load/store 기반 주소 공간으로 노출하면, 운영체제와 애플리케이션은 장치를 메모리로 인식하게 되어, 전통적인 블록 SSD에서 사용되던 TRIM 명령이 자연스럽게 사라지게 되어 쓰기 증폭문제가 발생한다. 본 연구는 CXL SSD에서 TRIM의 필요성을 설명하고, TRIM을 지원할 때 발생할 수 있는 동기화/락 경쟁 문제를 해결하기 위해 운영체제 측면에서 필요한 메모리 관리 기법을 제안한다. 제안한 메모리 관리 기법을 통해 기존 CXL SSD 대비 평균 29%의 쓰기 증폭을 감소시키고 꼬리 지연시간은 평균 10% 감소시킬 수 있음을 확인하였다.

    더보기

    다국어 초록 (Multilingual Abstract) kakao i 다국어 번역

    Due to the recent emergence of memory-intensive workloads, the capacity and bandwidth requirements of DRAM have become increasingly critical, while practical limits on DRAM scaling have exacerbated the memory wall problem. CXL SSDs have attracted attention because they allow conventional block-based SSDs to be accessed as memory over the CXL interconnect, thereby providing terabyte-scale expandable memory at relatively low cost. However, when a CXL SSD is exposed as a DRAM-like load/store address space, the operating system and applications treat the device purely as memory, causing the traditional TRIM command used in block SSDs to disappear and leading to increased write amplification. This work explains the necessity of TRIM in CXL SSDs and proposes operating system–level memory management techniques to address synchronization and contention issues that arise when supporting TRIM in this environment. Using the proposed memory management
    scheme, we show that write amplification can be reduced by an
    average of 29% and tail latency by an average of 10% compared to
    a conventional CXL SSD design.
    번역하기

    Due to the recent emergence of memory-intensive workloads, the capacity and bandwidth requirements of DRAM have become increasingly critical, while practical limits on DRAM scaling have exacerbated the memory wall problem. CXL SSDs have attracted atte...

    Due to the recent emergence of memory-intensive workloads, the capacity and bandwidth requirements of DRAM have become increasingly critical, while practical limits on DRAM scaling have exacerbated the memory wall problem. CXL SSDs have attracted attention because they allow conventional block-based SSDs to be accessed as memory over the CXL interconnect, thereby providing terabyte-scale expandable memory at relatively low cost. However, when a CXL SSD is exposed as a DRAM-like load/store address space, the operating system and applications treat the device purely as memory, causing the traditional TRIM command used in block SSDs to disappear and leading to increased write amplification. This work explains the necessity of TRIM in CXL SSDs and proposes operating system–level memory management techniques to address synchronization and contention issues that arise when supporting TRIM in this environment. Using the proposed memory management
    scheme, we show that write amplification can be reduced by an
    average of 29% and tail latency by an average of 10% compared to
    a conventional CXL SSD design.

    더보기

    목차 (Table of Contents)

    • 제 1 장 서 론 5
    • 제 1 절 연구의 배경 5
    • 제 2 절 논문 구성 9
    • 제 2 장 배경지식 10
    • 제 1 절 Solid State Drive 10
    • 제 1 장 서 론 5
    • 제 1 절 연구의 배경 5
    • 제 2 절 논문 구성 9
    • 제 2 장 배경지식 10
    • 제 1 절 Solid State Drive 10
    • 제 2 절 Compute Express Link(CXL) 11
    • 제 3 절 CXL SSD 14
    • 제 4 절 Buddy Allocator 17
    • 제 3 장 문제 분석: 메모리 유효성 19
    • 제 4 장 기법: Isolate-Commit Buddy Allocator 22
    • 제 1 절 전체 구조 22
    • 제 2 절 Isolate-Commit Buddy Allocator 23
    • 제 5 장 평가 및 분석 29
    • 제 1 절 평가 환경 및 Trace 생성기 29
    • 제 2 절 평가 결과 32
    • 제 3 절 오버헤드 분석 36
    • 제 6 장 결 론 38
    • 참고 문헌 39
    • Abstract 42
    더보기

    분석정보

    View

    상세정보조회

    0

    Usage

    원문다운로드

    0

    대출신청

    0

    복사신청

    0

    EDDS신청

    0

    동일 주제 내 활용도 TOP

    더보기

    주제

    연도별 연구동향

    연도별 활용동향

    연관논문

    연구자 네트워크맵

    공동연구자 (7)

    유사연구자 (20) 활용도상위20명

    이 자료와 함께 이용한 RISS 자료

    나만을 위한 추천자료

    해외이동버튼