완전공핍된 SOI nMOSFET를 SIMOX 웨이퍼 상에 구현하였으며 전기적인 특성을 조사하였다. 소자의 제작은 기존의 CMOS 공정기술을 사용하였다. SOI 기판의 실리콘 층의 두께는 back gate 전압을 인가하...
http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
https://www.riss.kr/link?id=A75013144
1996
English
560.000
학술저널
12-18(7쪽)
0
상세조회0
다운로드국문 초록 (Abstract)
완전공핍된 SOI nMOSFET를 SIMOX 웨이퍼 상에 구현하였으며 전기적인 특성을 조사하였다. 소자의 제작은 기존의 CMOS 공정기술을 사용하였다. SOI 기판의 실리콘 층의 두께는 back gate 전압을 인가하...
완전공핍된 SOI nMOSFET를 SIMOX 웨이퍼 상에 구현하였으며 전기적인 특성을 조사하였다. 소자의 제작은 기존의 CMOS 공정기술을 사용하였다. SOI 기판의 실리콘 층의 두께는 back gate 전압을 인가하지 않았을때 소자동작시에 능동영역이 모두 공핍되기 위하여 100㎚ 이하로 하였다. 제작된 소자 의 threshold 전압은 능동영역의 불순물 농도의 변화에 의해 조정할 수 있었다. threshold 전압 측정 결과 는 이미 제안된 완전공핍된 SOI 모델에 의한 계산치와 거의 일치하였다.
다국어 초록 (Multilingual Abstract)
fully depleted SOI nMOSFETs have been implemented by the conventional device process using SIMOX wafer, and their electrical characteristics have been analyzed. The top silicon layer of the SOI was less than 100㎚ in order to maintain the full deplet...
fully depleted SOI nMOSFETs have been implemented by the conventional device process using SIMOX wafer, and their electrical characteristics have been analyzed. The top silicon layer of the SOI was less than 100㎚ in order to maintain the full depletion during the device operation without the application of the back gate voltage. The threshold voltage of the FETs can be controlled by varying the impurity concentration of the active layer. The results of the threshold voltage measurements are in good agreement with the previously proposed fully-depleted SOI model by others.
목차 (Table of Contents)
Fabrication of A Nanoscale Tip for Scanning Force Microscope
쌀, 조, 수수 및 콩의 食餌가 흰쥐의 成長 및 血液性狀에 미치는 影響