RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      KCI등재

      정적 RAM 특성 요소에 의한 소프트 에러율의 해석 = Analysis of Accelerated Soft Error Rate for Characteristic Parameters on Static RAM

      한글로보기

      https://www.riss.kr/link?id=A104286739

      • 0

        상세조회
      • 0

        다운로드
      서지정보 열기
      • 내보내기
      • 내책장담기
      • 공유하기
      • 오류접수

      부가정보

      다국어 초록 (Multilingual Abstract)

      - This paper presents an ASER (Accelerated Soft Error Rate) integral model. The model is based on the facts that the generated EHP's(electron hole pairs) are diminished after some residual range of the incident alpha particle, where residual range is ...

      - This paper presents an ASER (Accelerated Soft Error Rate) integral model. The model is based on the facts that the generated EHP's(electron hole pairs) are diminished after some residual range of the incident alpha particle, where residual range is a function of the incident angle and the capping layer thickness over the semiconductor junction. The ASER is influenced by the flux of the alpha particles, the junction area ratio, the alpha particle incident angle when the critical charge is same as the collected charge, and the sizes of the alpha source and the chip.The model was examined with 8M static RAM samples. The measured ASER data showed good agreement with the calculated values using the model. The ASER decreased exponentially with respect to the operational voltage. As the capping layer thickness increases up to 16㎛, the ASER increases, and after that thickness, the ASER decreases. The ASER increased as the depth of BNW increased from 0㎛ to 4㎛. and then saturated. The ASER decreased as the node capacitance increased from 2fF to 5fF.

      더보기

      참고문헌 (Reference)

      1 C. Lage, "1993.저 자 소 개김 도 우 1968년 11월 28일생. 1991년 충남대 물리학과 졸업. 1993년 동 대학원 전자공학과 졸업 선임연구원. 2004년 동 대학원 전자공학과 박사수료. 2004년-현재 한국폴리텍여자대학 디지털 디자인과 전임강사Tel:031-650-7244Fax:031-650-7244E-mail:dwkim@ans.ac.kr공 명 국 1963년 11월 1일생. 1986년 서울대 전자공학과 졸업. 1988년 한국과학기술원 전기 및 전자공학과 졸업 . 1993년 동 대학원 및 전기 및 전자공학과 졸업 수석연구원. 2003년-현재 옵토웨이 연구소장Tel:042-931-9114Fax:042-931-0980E-mail:myeongkook.gong@optoway.com왕 진 석" 821-824, .1994년-2004년하이닉스.1993년-1995년삼미기술산업.1995년-2003년하이닉스

      1 C. Lage, "1993.저 자 소 개김 도 우 1968년 11월 28일생. 1991년 충남대 물리학과 졸업. 1993년 동 대학원 전자공학과 졸업 선임연구원. 2004년 동 대학원 전자공학과 박사수료. 2004년-현재 한국폴리텍여자대학 디지털 디자인과 전임강사Tel:031-650-7244Fax:031-650-7244E-mail:dwkim@ans.ac.kr공 명 국 1963년 11월 1일생. 1986년 서울대 전자공학과 졸업. 1988년 한국과학기술원 전기 및 전자공학과 졸업 . 1993년 동 대학원 및 전기 및 전자공학과 졸업 수석연구원. 2003년-현재 옵토웨이 연구소장Tel:042-931-9114Fax:042-931-0980E-mail:myeongkook.gong@optoway.com왕 진 석" 821-824, .1994년-2004년하이닉스.1993년-1995년삼미기술산업.1995년-2003년하이닉스

      더보기

      동일학술지(권/호) 다른 논문

      분석정보

      View

      상세정보조회

      0

      Usage

      원문다운로드

      0

      대출신청

      0

      복사신청

      0

      EDDS신청

      0

      동일 주제 내 활용도 TOP

      더보기

      주제

      연도별 연구동향

      연도별 활용동향

      연관논문

      연구자 네트워크맵

      공동연구자 (7)

      유사연구자 (20) 활용도상위20명

      인용정보 인용지수 설명보기

      학술지 이력

      학술지 이력
      연월일 이력구분 이력상세 등재구분
      2007-01-01 평가 학술지 통합(등재유지)
      2006-01-01 평가 등재학술지 유지(등재유지) KCI등재
      2004-01-01 평가 등재학술지 유지(등재유지) KCI등재
      2001-07-01 평가 등재학술지 선정(등재후보2차) KCI등재
      1999-01-01 평가 등재후보학술지 선정(신규평가) KCI등재후보
      더보기

      이 자료와 함께 이용한 RISS 자료

      나만을 위한 추천자료

      해외이동버튼