A Reconfigurable Shared Buffer ATM Switch = 재구성 가능 공유 버퍼 ATM 스위치

국문 초록 (Abstract)

본 논문은 재구성 가능 공유 버퍼 ATM 스위치의 구조 및 VLSI 설계에 관한 연구이다. 본 논문에서 설계한 단일 칩 공유 버퍼 ATM 스위치는 4ns 접근속도의 가변형 파이프라인 방식 공유 버퍼를 내장하고 기존의 공유 버퍼 ATM 스위치들이 가지는 메모리 사이클 시간 제한을 해결한다. 내장 버퍼의 가변성을 이용하여 유연한 스위칭 성능을 지원하고 버퍼 메모리 제어와 주소 큐 제어의 독립성을 이용하여 포트 사이즈의 가변성을 제공한다. 제안된 ATM 스위치는 스위치 사이즈와 버퍼 사이즈의 가변성을 이용하여 복잡한 회로의 재설계 없이 용량 및 성능을 재구성할 수 있다. 스위치 구조의 성능 검증은 균일 포아송 트래픽 버스티 트래픽에서 다양한 스위치 사이즈 및 버퍼 사이즈에 대해 수행되었다. 본 논문에서 설계한 프로토타입 칩은 128.셀 공유 버퍼를 가지는 4 x 4 ATM 스위치이며 0 6um double-metal singie-poly CMOS technology를 사용하여 설계하였다. 설계된 칩의 동작 주파수는 80MHz 이고 코어 사이즈는 106 x 106 ㎟ 이며 포트 당 640Mbps 의 속도를 지원한다.

목차 (Table of Contents)

• Ⅰ. INTRODUCTION
• Ⅱ. SWITCH ARCHITECTURE
• 1. Reconfigurable Shared Buffer Switch Architecture
• 2. Queue Structure
• 3. Scalable Pipelined Buffer
• Ⅲ. VLSI IMPLEMENTATION
• 1. Cell Rotation Buffer
• 2. Address Controller
• 3. Scalable Pipelined Buffer Memory
• Ⅳ. SIMULATION RESULTS AND DISCUSSIONS
• 1. Characteristics of Prototype Chip
• 2. Switching Performance
• 3. Scalability
• 4. Power Consumption
• Ⅴ. CONCLUSION
• REFERENCES
• 국문초록