기준 클럭 발생을 위한 저 젼력, 저 잡음 DLL기반 주파수 체배기|RISS 상세보기

국문 초록 (Abstract)

본 논문은 DLL 기술을 사용하여서 낮은 위상잡음을 갖는 주파수 체배기를 설계 하였다. VCDL은 공통모드 잡음을 줄이기 위해서 차동구조를 이용하여 설계 되었다. 이번 설계는 65nm, 1.2V TSMC CMOS 공정을 이용 하였고, 동작 주파수 범위는 10MHz에서 24MHz로 측정되었다. TCXO를 기준 주파수로 사용하여 위상잡음을 측정하였을 때 38.4MHz의 출력에서 1MHz offset 기준으로 -125dBc/Hz가 측정되었다. 총 면적은 0.032㎟을 사용하였고, 출력 버퍼를 포함하여 총 1.8mA의 전류를 칩에서 소비하였다.

번역하기

본 논문은 DLL 기술을 사용하여서 낮은 위상잡음을 갖는 주파수 체배기를 설계 하였다. VCDL은 공통모드 잡음을 줄이기 위해서 차동구조를 이용하여 설계 되었다. 이번 설계는 65nm, 1.2V TSMC CMOS ...

다국어 초록 (Multilingual Abstract)

This paper is designed frequency multiplier with low phase noise using DLL technique. The VCDL is designed using a differential structure to reduce common-mode noise. The proposed frequency multiplier is fabricated in a 65nm, 1.2V TSMC CMOS process, and the operating frequency range from 10MHz to 24MHz was measured. The SSB phase noise is measured to be -125dBc/Hz at 1MHz from 38.4MHz carrier. A total area of 0.032 ㎟ were consumed in the chip, including the output buffer. Total current is 1.8mA at 1.2V supply voltage.

번역하기

목차 (Table of Contents)

요약
Abstract
1. 서론
2. DLL 기반 주파수 체배기
3. 측정결과

요약
Abstract
1. 서론
2. DLL 기반 주파수 체배기
3. 측정결과
4. 결론
References

참고문헌 (Reference)

1 Ng, H.J., "Low Phase Noise 77-GHz Fractional-N PLL with DLL-based Reference Frequency Multiplier for FMCW Radars" 196-199, 2011

2 Sunghwa Ok, "An Antiharmo nic, Programmable, DLL-Based Frequency Mult iplier for Dynamic Frequency Scaling" 1130-1134, 2010

3 Pu Xiao, "A novel fractional-N PLL based on a simple reference multiplier" 1-4, 2011

4 Chulwoo Kim, "A low-power small-area ±7.28-ps -jitter 1-GHz DLL-based clock generator" 1414-1420, 2002

5 Seung-Jun Bae, "A VCDL-based 60-760-MHz dual-loop DLL with infinite phase-shift capability and adaptive- bandwidth scheme" 1119-1129, 2005

6 Hwang. S, "A Self-Calibrated DLL-Based Clock Generator for an Energy-Aware EISC Processor" (99) : 1-5, 2012

7 Kyungho Ryu, "A DLL With Dual Edge Triggered Phase Detector for Fast Lock and Low Jitter Clock Generator" 59 : 1860-1870, 2012

8 Woojae Lee, "A 2.4-GHz Reference Doubled Fractional-N PLL with Dual Phase Detector in 0.13-μm CMOS" 1328-1331, 2010