RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      KCI등재

      고압 커패시터의 고장 분석을 통한 신뢰도 예측 = Reliability Estimation of High Voltage Ceramic Capacitor by Failure Analysis

      한글로보기

      https://www.riss.kr/link?id=A3126723

      • 0

        상세조회
      • 0

        다운로드
      서지정보 열기
      • 내보내기
      • 내책장담기
      • 공유하기
      • 오류접수

      부가정보

      국문 초록 (Abstract)

      본 논문은 고압 커패시터의 고장분석과 신뢰성 예측 결과를 다루고 있다. 부품의 수명과 고장률을 예측하기 위해서 두 가지 방법으로 고장 모드와 고장 메커니즘을 연구하였다. 에폭시 수지로 성형된 고압 커패시터가 절연내압 시험 하에서 저항이 제로로 되는 고장에 대하여, 근본원인 고장분석 체계를 효과적으로 수립함으로써 고장 메커니즘의 원인을 분석하였다. 특히 세라믹-에폭시 계면에서의 절연파괴 고장 현상이 강조되었으며, 본 연구에서 얻어진 결과의 타당성은 마그네트론에 장착된 고압 커패시터의 열사이클 시험 수행에 의한 가속시험 결과로부터 입증되었다. 시험 결과들은 결함이 있는 로트를 신속히 규명하고 B10수명을 결정하는데 유용하게 사용할 수 있다. 또한, 유전체의 절연파괴에 대해서 부하-강도 간섭모델을 이용하여 고장률을 예측하였다.
      번역하기

      본 논문은 고압 커패시터의 고장분석과 신뢰성 예측 결과를 다루고 있다. 부품의 수명과 고장률을 예측하기 위해서 두 가지 방법으로 고장 모드와 고장 메커니즘을 연구하였다. 에폭시 수지...

      본 논문은 고압 커패시터의 고장분석과 신뢰성 예측 결과를 다루고 있다. 부품의 수명과 고장률을 예측하기 위해서 두 가지 방법으로 고장 모드와 고장 메커니즘을 연구하였다. 에폭시 수지로 성형된 고압 커패시터가 절연내압 시험 하에서 저항이 제로로 되는 고장에 대하여, 근본원인 고장분석 체계를 효과적으로 수립함으로써 고장 메커니즘의 원인을 분석하였다. 특히 세라믹-에폭시 계면에서의 절연파괴 고장 현상이 강조되었으며, 본 연구에서 얻어진 결과의 타당성은 마그네트론에 장착된 고압 커패시터의 열사이클 시험 수행에 의한 가속시험 결과로부터 입증되었다. 시험 결과들은 결함이 있는 로트를 신속히 규명하고 B10수명을 결정하는데 유용하게 사용할 수 있다. 또한, 유전체의 절연파괴에 대해서 부하-강도 간섭모델을 이용하여 고장률을 예측하였다.

      더보기

      다국어 초록 (Multilingual Abstract)

      This paper presents a result of failure analysis and reliability evaluation for high voltage ceramic capacitors. The failure modes and failure mechanisms were studied in two ways in order to estimate component life and failure rate. The causes of failure mechanisms for zero resistance phenomena under withstanding voltage test in high voltage ceramic capacitors molded by epoxy resin were studied y establishing an effective root cause failure analysis. Particular emphasis was placed on breakdown phenomena at the ceramic-epoxy interface. The validity of the results in this study was confirmed by the results of accelerated testing. Thermal cycling test for high voltage ceramic capacitor mounted on a magnetron were implemented. Delamination between ceramic and epoxy, which might cause electrical short in underlying circuitry, can occur during curing or thermal cycle. The results can be conveniently used to quickly identify defective lots, determine B10 life estimation each lot at the level of inspection, and detect major changes in the vendors processes. Also, thd condition for dielectric breakdown was investigated for the estimation of failure rate with load-strength interference model.
      번역하기

      This paper presents a result of failure analysis and reliability evaluation for high voltage ceramic capacitors. The failure modes and failure mechanisms were studied in two ways in order to estimate component life and failure rate. The causes of fail...

      This paper presents a result of failure analysis and reliability evaluation for high voltage ceramic capacitors. The failure modes and failure mechanisms were studied in two ways in order to estimate component life and failure rate. The causes of failure mechanisms for zero resistance phenomena under withstanding voltage test in high voltage ceramic capacitors molded by epoxy resin were studied y establishing an effective root cause failure analysis. Particular emphasis was placed on breakdown phenomena at the ceramic-epoxy interface. The validity of the results in this study was confirmed by the results of accelerated testing. Thermal cycling test for high voltage ceramic capacitor mounted on a magnetron were implemented. Delamination between ceramic and epoxy, which might cause electrical short in underlying circuitry, can occur during curing or thermal cycle. The results can be conveniently used to quickly identify defective lots, determine B10 life estimation each lot at the level of inspection, and detect major changes in the vendors processes. Also, thd condition for dielectric breakdown was investigated for the estimation of failure rate with load-strength interference model.

      더보기

      목차 (Table of Contents)

      • 1.서론
      • 2.고장 분석
      • 2.1 고장분석의 절차
      • 2.2 고장 분석 결과
      • 3.고장 메커니즘과 고장 모델
      • 1.서론
      • 2.고장 분석
      • 2.1 고장분석의 절차
      • 2.2 고장 분석 결과
      • 3.고장 메커니즘과 고장 모델
      • 3.1 아크 트래킹의 분석
      • 3.2 아크 트래킹(arc tracking)의 물리적 현상
      • 3.3 고장시간 예측을 위한 아크 트래킹의 고장물리(physics of failure)모델링
      • 3.4 유전체(Dielectric) 절연파괴의 분석
      • 3.5 유전체 절연파괴 고장의 물리적 현상
      • 3.6 고장률 예측을 위한 유전체 절연파괴의 고장물리 모델링
      • 4.신뢰도
      • 4.1 아크 트래킹에 의해 발생하는 고장 시간의 추정
      • 4.2 유전체 절연파괴에 의한 고장률 추정
      • 5.결론
      더보기

      동일학술지(권/호) 다른 논문

      동일학술지 더보기

      더보기

      분석정보

      View

      상세정보조회

      0

      Usage

      원문다운로드

      0

      대출신청

      0

      복사신청

      0

      EDDS신청

      0

      동일 주제 내 활용도 TOP

      더보기

      주제

      연도별 연구동향

      연도별 활용동향

      연관논문

      연구자 네트워크맵

      공동연구자 (7)

      유사연구자 (20) 활용도상위20명

      이 자료와 함께 이용한 RISS 자료

      나만을 위한 추천자료

      해외이동버튼