구조적 변화를 통한 비휘발성 메모리 소자의 전기적 동작 특성 변화 관찰 = Investigation of Electrical Characteristic Variations in Non-Volatile Memory through Structural Modifications

국문 초록 (Abstract)

비휘발성 메모리는 전원 공급이 중단되어도 정보를 그대로 보존할 수 있는 메모리 소자이다. 최근 인공지능 시스템의 발전과 함께 처리해야 할 정보 의 양이 급격히 증가함에 따라, 휘발성 메모리와 함께 정보 유지 및 전력 효율 특성이 뛰어난 비휘발성 메모리에 대한 수요가 높아지고 있다. 이러한 배 경 속에서 비휘발성 메모리의 낮은 소비 전력, 고집적도, 대용량 저장 공간 확보를 위해 소자 구조적으로 접근한 연구들이 많이 진행되어 왔다. 메모리 소자 구조적인 측면에서 박막 형성 공정은 매우 중요한 공정이다. 현재 널리 사용되고 있는 박막 증착 공정은 고가의 진공 장비가 필요로 하며, 공정 속 도가 느리기 때문에 생산 비용이 높다는 단점을 가지고 있다. 반면, 사용하고자 하는 물질을 용매에 용해시켜 용액으로 만들고, 기판에 도포하여 박막을 형성하는 용액 공정은 공정이 간단하고, 비용이 저렴하며, 대면적 공정에 적합하다는 장점을 지닌다. 그중에서도, 스핀 코팅은 다른 용액 공정과 비교 하여 직관적인 박막 두께 제어가 가능하며, 박막의 균일성이 뛰어나다는 장점을 가지고 있다.
본 논문은 용액 공정을 활용하여 제작한 비휘발성 메모리에 소자 구조적 접근을 시도하고, 그에 따른 메모리 소자의 전기적 특성 변화를 분석하였다.
본 논문의 전반부에서는 어닐링 온도에 따라 물성 변화가 큰 고분자 물질인 poly(vinylidene fluoride-trifluoroethylene) (P(VDF-TrFE))를 멤리스터의 고체 전해질 층으로 사용하여, 어닐링 온도 조건에 따른 멤리스터 소자의 전기 적 특성 변화를 분석하였다. 각 온도 조건으로 어닐링한 P(VDF-TrFE) 박막을 원자현미경과 두께측정장비를 통해 분석하여 어닐링 온도가 박막의 표면 거칠기와 두께에 영향을 준다는 것을 확인하였고, 이러한 박막 표면 특성 차이는 멤리스터의 소자 구조적 특성의 차이로 이어졌다. 200℃에서 어닐링한 P(VDF-TrFE) 박막의 큰 표면 거칠기와 얇은 두께로 인해, 멤리스터의 상부 전극과 하부 전극 사이에 강한 국소 전기장이 형성된다. 이로 인해 200℃에 서 어닐링한 P(VDF-TrFE) 박막을 가지는 멤리스터 소자는 100℃에서 어닐 링한 박막을 사용한 멤리스터에 비해 더 낮은 Vset와 더 높은 Vreset를 보이며, 우수한 메모리 유지 특성을 보였다. 이를 통해 고분자 멤리스터의 전기적 특성을 효과적으로 제어하는 데 있어 P(VDF-TrFE) 어닐링 온도의 중요성을 제시한다.
본 논문의 후반부에서는 이중 전극 구조를 활용하여 poly[2,5- bis(2-octyldodecyl)pyrrolo[3,4-c]pyrrole-1,4(2H,5H)-dione–3,6-diyl)-alt-(2,2’ ;5’,2’’;5’’,2’’’-quaterthiophen-5,5’’’-diyl)] (PDPP4T) 기반 전하 트랩 메모리(Charge Trap Memory, CTM)의 전기적 지우기 동작의 한계를 극복하였다. 기존 단일 금속의 소스 및 드레인 (Source & Drain, SD) 전극을 사용한 CTM 소자는 SD 전극에서 반도체층으로 전자 주입이 제한적이다. 이 러한 전하 주입 특성으로 인해서 지우기 동작에 필요한 전압의 하한을 보였다. 이중 전극은 단일 금 전극보다 낮은 일함수를 갖도록 80nm-알루미늄 /10nm-금 구조로 설계하였다. 이중 전극을 SD 전극으로 사용하며 전자 주입 특성이 향상되었고, 지우기 동작 중 전하 트랩층 전체 영역에 더 강한 수직 전기장을 동반하게 하여 지우기 전압과 쓰기 전압 간의 균형을 맞추었다. 또 한, 소스 전극과 드레인 전극에 서로 다른 구조의 금속 박막을 적용함으로써, 온-전류가 감소하던 트레이드오프를 해결한 CTM을 제작하였다.
본 논문에서는 용액 공정을 이용하여 다양한 비휘발성 메모리 소자를 제작하였으며, 비휘발성 메모리 소자의 구조적인 변화가 소자의 전기적 특성에 미치는 영향에 대하여 서술하였다.

목차 (Table of Contents)

• 그 림 목 차 ⅲ
• 국 문 요 약 ⅴ
• Ⅰ. 서 론 1
• Ⅱ. P(VDF-TrFE)의 어닐링 온도에 따른 고분자 멤리스터의 전기적 동작 특성 연구 3
• 1. 서 론 3
• 2. 연구 과정 5
• 2.1 P(VDF-TrFE) 박막 형성 5
• 2.2 P(VDF-TrFE) 박막 특성 분석 6
• 2.3 멤리스터 제작 7
• 3. 연구 결과 및 고찰 8
• 4. 결 론 11
• Ⅲ. 소스 / 드레인 전극의 일함수 조절을 통한 전하 트랩 메모리의 전기적 동작 특성 연구 12
• 1. 서 론 12
• 2. 연구 과정 14
• 2.1 전하 트랩층 형성 14
• 2.2 전하 트랩 메모리 제작 15
• 2.3 전극 및 소자 특성 분석 16
• 2.4 소자 시뮬레이션 16
• 3. 연구 결과 및 고찰 17
• 4. 결 론 28
• Ⅳ. 결 론 29
• 참 고 문 헌 31
• ABSTRACT 36
• 출 판 논 문 39
• 학 회 발 표 목 록 39