STT-MRAM 기반 베이지안 신경망 구현에 대한 통합적 분석 = A Comprehensive Analysis of STT-MRAM-based Bayesian Neural Network Implementation

국문 초록 (Abstract)

Bayesian Neural Network (BayNN)은 예측 불확실성을 정량화할 수 있는 확률론적 신경망으로, 고신뢰 인공지능 시스템 구현을 위한 핵심 기술로 주목받고 있다. 최근에는 BayNN을 하드웨어적으로 구현하려는 연구가 활발히 진행되고 있으며, 그 중 STT-MRAM 기반 Near-Memory Computing (NMC) 구조는 높은 에너지 효율성과 낮은 지연 시간, 반복 추론에 대한 높은 적합성 등의 장점으로 유망한 플랫폼으로 부각되고 있다. 본 논문에서는 Monte-Carlo dropout 기반 BayNN의 반복 추론 구조에서 최적 dropout 확률과 추론 횟수에 따른 불확실성 지표 변화를 분석하고, 이를 STT-MRAM 기반 NMC 구조로 구현할 때 나타나는 주요 한계점(가중치 반복 접근, magnetic tunnel junction variation으로 인한 random number generator 불안정성 등)을 고찰한다. 또한, 이러한 문제를 완화하기 위한 회로 및 아키텍처 수준의 설계 기술을 제안한다.

다국어 초록 (Multilingual Abstract)

Bayesian Neural Networks (BayNNs) are probabilistic models capable of quantifying predictive uncertainty, making them a critical technology for building highly reliable artificial intelligence systems. Recently, hardware implementations of BayNNs have gained significant attention, with Spin-Transfer-Torque Magnetic Random Access Memory (STT-MRAM)-based Near-Memory Computing (NMC) architectures emerging as promising candidates due to their high energy efficiency, low latency, and suitability for repeated inference. This paper analyzes how uncertainty metrics in Monte-Carlo dropout-based BayNNs vary with respect to the dropout probability and number of inference iterations. Furthermore, it explores key implementation challenges in STT-MRAM-based NMC architectures—such as repeated weight access and Random Number Generator (RNG) instability caused by Magnetic Tunnel Junction (MTJ) variation—and proposes circuit- and architecture-level solutions to mitigate these issues.