다결정 실리콘 박막 트랜지스터의 결정립계 돌기 위치에 따른 오프 전류 특성 연구 = A study on the off-state current characteristics of polycrystallin silicon thin-film transistors depending on grain boundary protrusion position

국문 초록 (Abstract)

다결정 실리콘 박막 트랜지스터는 이동도가 높고 온도와 바이어스에 대해 안정하기 때문에 디스플레이 소자로 가장 많이 사용되고 있다. 다결정 실리콘은 Excimer Laser Annealing (ELA) 공정을 통해 비정질 실리콘 박막에서 다결정 실리콘 박막으로 결정화 된다. ELA의 공정 조건에 따라 결정립의 크기는 다양하며, 결정립의 경계에는 결정립계와 결정립계 돌기가 형성된다. 결정립의 크기에 따라 채널 내 결정립계의 수가 달라지는데, 결정립계는 불포화결합으로 인해 트랩 밀도가 높기 때문에 소자의 온 전류 특성 저하에 영향을 미친다. 또한 결정립계의 위치가 채널 내 드레인 영역에 가까울수록 전계에 의한 캐리어 생성으로 오프 전류 증가할 수 있다.
최근 고해상도 디스플레이 수요가 증가하고 있기 때문에 화소의 크기가 작아지면서 트랜지스터의 크기도 줄어들고 있다. 트랜지스터의 크기가 작아지면 결정립계가 드레인 영역 가까이에 위치할 확률이 증가하기 때문에 오프 전류가 증가할 확률도 커진다. 따라서 구동 트랜지스터의 특성 편차를 보상한 전압을 축전기(capacitor)에 저장할 때, 높은 오프 전류로 인해 보상된 전압을 잃을 수 있으며 이로 인해 화소 결함이 발생할 수 있다.
다결정 실리콘 박막 트랜지스터의 결정립계에 의한 온 전류 특성에 대한 연구는 많이 진행되어 왔지만, 오프 전류 특성에 대한 연구는 많지 않다. 본 논문에서는 다결정 실리콘 박막 트랜지스터의 결정립계 돌기 위치가 오프 전류 특성에 미치는 영향을 연구하기 위해 p 채널 다결정 실리콘 박막 트랜지스터의 결정립계 돌기 구조를 3 차원 Technology Computer-Aided Design (TCAD) 상에 구현하였다. 결정립계 돌기의 위치를 드레인 영역의 게이트 끝단(edge)으로부터 채널 내부 방향으로 이동시킴에 따라 달라지는 오프 전류 특성을 분석하였다. 높은 바이어스 조건에서 돌기가 없는 다결정 실리콘 박막 트랜지스터의 경우 결정립계의 위치에 따라 오프 전류가 미세하게 변하는 반면, 돌기가 있을 경우 결정립계 돌기 위치에 따라 오프 전류가 극심하게 달라지는 것을 알 수 있었다. 높은 바이어스 조건에서 오프 전류에 주로 영향을 미치는 메커니즘은 Band-to-Band Tunneling (BTBT)에 의한 캐리어 생성이다. 결정립계 돌기가 드레인 영역의 게이트 끝단으로부터 특정 거리에 위치할 때 결정립계 돌기 내에 도핑 프로파일과 바이어스에 의한 전계 세기가 강화되어 오프 전류가 급격히 증가하는 것을 알 수 있었다. 또한, 결정립계 돌기가 채널 길이 방향 대비 수직일 때 보다 기울어졌을 때, 결정립계 돌기가 전계 세기가 강한 영역을 넓게 포함하면서 오프 전류가 더 극심하게 증가하는 것을 알 수 있었다.

다국어 초록 (Multilingual Abstract)

Polycrystalline silicon thin-film transistors are widely used for active-matrix organic light-emitting diode (AMOLED) displays due to their high mobility and good stability in temperature and bias. However, crystallization from amorphous silicon to polycrystalline silicon through excimer laser annealing (ELA) process forms grain and grain boundary (GB) randomly in the channel. GB size varies with a laser energy density of ELA so that it leads to different numbers of GB in the channel. GB has a higher trap density than in-grain so that the number of GBs in the channel causes a decrease in device performance. GB could increase carrier generation via trap states such as trap-assisted tunneling and band-to-band tunneling mechanism, especially at a strong bias. It leads to an increase in IOFF. The IOFF can severely increase when the GB is located near the drain region.
These days, as the demand for high-resolution displays is increasing, a smaller transistor size is required. A smaller transistor size leads to an increase in the probability that GB is located near the drain region.
The effects of GB on the on-state current and subthreshold current have already been investigated by other researchers. However, the effects of GB structure on IOFF of poly-Si TFT have not been studied seriously yet.
We report the effects of grain boundary (GB) protrusion position on the off-state current (IOFF) of p-channel polycrystalline silicon thin-film transistors by employing three-dimensional technology computer-aided design (TCAD) simulation. We have found that IOFF at high drain bias, VDS = -10 V, varies considerably as the position of GB protrusion changes while it varies little if the GB has no protrusion, i.e. flat surface. TCAD analysis shows that the IOFF is mainly caused by band-to-band tunneling and that it increases noticeably when the GB protrusion is located at a certain distance from the highly doped drain region because the electric field at the drain junction is intensified by the GB protrusion. We have also found that IOFF increases further when the GB line is not perpendicular to the channel direction but has some tilt angle because the GB protrusion necessarily encompasses a critical region that maximizes the electric field when it is positioned within the GB protrusion.

목차 (Table of Contents)

• 제1장 서론 1
• 제1절 연구의 배경 1
• 제2절 연구의 목적 5
• 제3절 논문의 구성 8
• 제2장 다결정 실리콘 박막 트랜지스터 TCAD 시뮬레이션 10
• 제1절 다결정 실리콘 박막 트랜지스터 구조 10
• 제2절 결정립계에 따른 시뮬레이션 결과 13
• 1. 결정립계 돌기 위치에 따른 오프 전류 특성 분석 13
• 2. 오프 전류 구성 요소 분석 21
• 제3장 결정립계 돌기 회전각에 따른 특성 26
• 제1절 결정립계 돌기 회전각에 따른 구조 26
• 제2절 결정립계 돌기 회전각에 따른 오프 전류 특성 분석 28
• 제4장 결론 31
• 참고문헌 32
• 국문초록 36