수치해석을 이용한 TSV의 열 기계응력 연구

국문 초록 (Abstract)

최근 반도체 기술에서는 리소그래피 기술의 한계 및 전자제품의 소형, 다기능화에 대한 요구에 따라 TSV(thorugh silicon via) 기술을 이용한 멀티칩 패키지 기술이 각광을 받고 있다. TSV를 이용한 3차원 적층 패키지 기술은 전기적 손실의 감소, 칩 면적의 감소 등 다양한 장점을 갖고 있다. 3차원 적층 기술은 다양한 재료로 이루어진 복잡한 구조로 되어있다. 따라서 다양한 전기적 혹은 기계적 신뢰성이 발생한 가능성 또한 많다. 특히 배선 간의 전기적 손실을 최소화하기 위한 재료로써 구리(Cu)를 사용할 경우에 발생할 수 있는 신뢰성 문제를 간과할 수 없다. 구리는 실리콘 기판에 비하여 6∼7배의 높은 열팽창계수 값을 갖는다. 따라서 TSV 공정 중에 발생되는 열응력은 소자의 신뢰성에 큰 영향을 미친다. 비아 홀의 직경이 작아짐에 따라 TSV에 발생하는 응력 집중 또한 무시할 수 없다. 이러한 다양한 신뢰성 문제는 칩의 수명 및 안정성에 큰 영향을 미칠 수 있다. TSV를 이용한 MCP 기술의 경우 기술의 종류가 매우 다양하고, 응용 제품에 대한 종류도 매우 많기 때문에 연구의 방향이 매우 제한적인 경향이 있다. TSV 기술은 최근에 연구되고 있는 새로운 분야로서 사용 가능한 실험 데이터 및 신뢰성 결과가 부족한 실정이다. 따라서 TSV 적용 기술의 파괴 메커니즘 및 모드 등도 잘 알려져 있지 않다.
본 논문에서는 TSV 기술을 이용하여 MCP 패키징에 대하여 유한요소해석을 통하여 다양한 응력 해석과 실험계획법을 통하여 응력을 최소화 할 수 있는 조합을 찾아내었다. 또한 계속적인 온도의 변화로 인한 응력 집중과 변형으로 인한 피로 파괴가 발생할 수 있을 것으로 보여 비아의 크기 별, 언더필의 유무에 따른 열에 의해 발생하는 피로에 의한 수명을 예측해보았다. 또한 비아의 크기, 비아 간의 피치, 실리콘 기판의 두께, 언더필의 재질 등 MCP 패키지에 영향을 줄 수 있는 다양한 인자들에 대한 영향을 포괄적으로 분석함으로써 향후 TSV 기술을 이용한 MCP 패키지 개발의 방향을 제시하고자 하였다.

다국어 초록 (Multilingual Abstract)

Future development in the semiconductor industry to minimize device size whilst increasing functionality has become restricted by limitations in the current manufacturing technologies used i.e. lithographic technology. Multi-chip packaging (MCP) using Through Silicon Vias (TSV) is one method currently being researched which may offer a solution to this development bottleneck. 3-dimensional stacked packaging technology using TSV has benefits for the reduction of electronic lossesand reduction of chip area; however, 3-d integration utilizing a variety of materials produces a device which is highly complex in terms of its a structural properties. There exists the possibility for both electrical and mechanical reliability problems. This is especially true when copper is used to minimize the electrical loss between interconnections, since the coefficient of thermal expansion of copper is 6-7 times higher than that for the silicon substrate. Therefore stresses caused during fabrication may affect the reliability of the device. It is found that stress concentrations increase with a decrease in via size and as therefore should not be ignored. The effect of this problem will influence factors including chip life and stability. Despite the increasing number and wide variety of applications are adopting MCP technology, the research regarding the thermal mechanical stresses in the devices is limited. As a result there is a lack of data concerning the reliability of the TSV technology applied within MCP. Also, the failure modes and mechanisms are not well-known.
In this report an investigation is performed to obtain the optimal combination of materials to minimize the magnitude of the stress generated by TSV’s. To achieve this DOE by FEM was used to analyze the stress in an MCP using TSV. The report also investigates, through the use of analysis tools, thermal fatigue and failure modes due to the stress and deformation caused by repetitive temperature cycling. It is found that device life, is affected by temperature change with via size and the existence, or not, of a device filling material. Finally, the factors that influence MCP design. via size, pitch between vias, thickness of silicon substrate and different filling material materials were analyzed. This paper details guidelines for MCP technology development.

목차 (Table of Contents)

• Ⅰ. 서론 1
• 1. 연구 배경 1
• 2. 연구 목적 4
• Ⅱ. 이론적 고찰 6
• 1. TSV의 개요 및 공정 기술 6
• 2. TSV의 신뢰성 이슈 및 관련 연구 개발 현황 11
• 3. 실험계획법 14
• (1) 실험계획법의 순서 15
• (2) 다구찌 실험계획법 16
• Ⅲ. 유한 요소 해석을 이용한 응력 분포 해석 23
• 1. FEM Analysis 23
• 2. 유한 요소 해석 모델 24
• (1) 모델링 24
• (2) 요소 선정 28
• 3. 열 기계응력의 해석 30
• (1) 유한 요소 해석 조건 30
• (2) 열 기계 응력 해석 결과 및 검토 32
• 4. 열 기계 응력에 대한 실험계획법 42
• Ⅳ. 유한 요소 해석을 이용한 열 피로 해석 47
• 1. 열 피로 수명 예측 모델링 47
• 2. 열 피로 해석 결과 및 검토 51
• Ⅴ. 결론 62
• 참고문헌 64