광통신 모듈용 단일칩 CMOS 트랜시버의 설계 = Design of a Single Chip CMOS Transceiver for the Fiber Optic Modules

다국어 초록 (Multilingual Abstract)

This paper describes the design of monolithic optical transceiver circuitry being used as a part of the fiber optic modules. It has been designed in 0.6 ㎛ 2-poly 3-metal silicon CMOS analog technology and operates at 155.52 Mbps(STM-1) data rates. It drives laser diode to transmit intensity modulated optical signal according to 155.52 Mbps electrical data from system. Also, it receives 155.52 Mbps optical data that transmitted from other systems and converts it to electrical data using photo diode and amplifier. To avoid noise and interference between transmitter and receiver on one chip, layout techniques such as special placement, power supply separation, guard ring, and protection wall were used in the design. The die area is 4 x 4 ㎟ and the estimated power dissipation is less than 900 mW with a single 5 V supply.

국문 초록 (Abstract)

STM-1 체계의 광통신용 광모듈 송수신부에 내장하기 위한 155.52 Mbps 트랜시버 ASIC을 0.6 ㎛ 2-poly 3-metal 실리콘 CMOS 기술을 이용하여 설계하였다. 설계된 ASIC은 시스템에 의해서 처리된 155.52 Mbps 데이터 신호를 LD를 통하여 광신호로 변환하여 상대 시스템으로 송신하는 트랜스미터의 역할과, 상대 시스템으로부터 전송되어온 155.52 Mbps 광신호를 PD로 수신하여 전기신호로 변환하고 원형으로 복구하는 리시버의 역할을 한다. 트랜스미터와 리시버를 하나의 실리콘 기판에 집적하여 단일칩 형태의 트랜시버를 설계하기 위하여, 잡음 및 상호 간섭 현상을 방지하기 위한 배치 상의 소자 격리 방법뿐만 아니라 전원분리, 가드링, 격리장벽 등을 도입한 새로운 설계 방법을 적용하였다. 설계된 칩의 크기는 4 x 4 ㎟이며, 5 V 전원 공급상태에서 소모전력은 900 mW로 예측할 수 있었다.

참고문헌 (Reference)

1 채상훈, "광통신 모듈용 155.52 Mbps CMOS 리시버의 설계" 24 (24): 1999년6월

2 이길재, "광통신 모듈용 155.52 MHz 클럭복원 리시버의 구현" 26 (26): 2001년12월

3 D. Jeong, "Design of PLL-based clock generation circuits" sc-22 : 1987.

4 F. Gardner, "Charge-pump phase locked loops" com-28 (com-28): 1848-1858, nov.1980.

5 D.W. Faulkner, "A wide-band limiting amplifier for optical fiber repeaters" SC-18 (SC-18): 333-340, 1983.06

6 이흥수, "155.52 Mbps 광통신용 트랜스미터(Tx) ASIC의 설계" 1996년12월