0.18 μm CMOS 저 잡음 LDO 레귤레이터 = A Low-Noise Low Dropout Regulator in 0.18μm CMOS

다국어 초록 (Multilingual Abstract)

This paper presents a low-noise low-dropout linear regulator that is suitable for on-chip integration with RF transceiver ICs. In the bandgap reference, a stacked diode structure is adopted for saving silicon area as well as maintaining low output noise characteristic. Theoretical analysis for supporting the approach is also described. The linear regulator is fabricated in 0.18 μm CMOS process. It operates with an input voltage range of 2.2 V-5 V and provide the output voltage of 1.8 V and the output current up to 90 mA. The measured line and load regulation is 0.04 %/V and 0.46 %, respectively. The output noise voltage is measured to be 479 nV/√Hz and 186 nV/√Hz from 100 Hz and 1 kHz offset, respectively.

국문 초록 (Abstract)

본 논문은 CMOS RFIC 단일 칩을 위한 Bandgap Voltage Reference와 이를 포함한 저 잡음 Low Dropout (LDO) Regulator 회로에 관한 것 이다. 저 잡음을 위해 Bandgap Voltage Reference에 사용된 BJT 다이오드의 유효면적을 증가시켜야 함을 LDO의 잡음해석을 통해 나타내었다. 이를 위해 다이오드를 직렬 연결하여 실리콘의 실제면적은 최소화 하면서 다이오드의 유효면적을 증가시키는 방법을 적용하였고, 이를 통해 LDO의 출력잡음을 줄일 수 있음을 확인하였다. 0.18 μm CMOS공정으로 제작된 LDO는 입력전압이 2.2 V 에서 5 V 일때 1.8 V의 출력전압에서 최대 90 mA의 전류를 내보낼 수 있다. 측정결과 Line regulation은 0.04 %/V 이고 Load regulation은 0.46 %를 얻었으며 출력 잡음 레벨은 100 Hz와 1 kHz offset에서 각각 479 nV/√Hz와 186 nV/√Hz의 우수한 성능을 얻었다.

참고문헌 (Reference)

1 B. Razavi, "Design of Analog CMOS Intergrated Circuits" McGraw-Hill 2001

2 Y. Wu, "A monolithic low phase noise 1.7GHz CMOS VCO for zero-IF cellular CDMA receivers" IEEE Int. Solid-State Cir. Conf. Dig. 396-397, 2004

3 J. J. Chen, "A capacitor-free fast-transient-response LDO with dual-loop controlled paths" 364-367, 2007

4 K. N. Leung, "A capacitor-free CMOS low-dropout regulator with damping-factor-control frequency compensation" 38 (38): 1691-1702, 2003

5 S. K. Lau, "A Low-Dropout Regulator for SoC with Q Reduction" 42 (42): 658-664, 2007

6 V. Gupta, "A 5mA 0.6mm CMOS Miller-Compensated LDO Regulator with -27dB Worst-Case Power-Supply Rejection Using 60pF of On-Chip Capacitance" IEEE Int. Solid-State Cir. Conf. Dig. 520-521, 2007