RISS 학술연구정보서비스

검색
다국어 입력

http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.

변환된 중국어를 복사하여 사용하시면 됩니다.

예시)
  • 中文 을 입력하시려면 zhongwen을 입력하시고 space를누르시면됩니다.
  • 北京 을 입력하시려면 beijing을 입력하시고 space를 누르시면 됩니다.
닫기
    인기검색어 순위 펼치기

    RISS 인기검색어

      4Gbps 전송 동작을 위한 SST 전압 모드 PAM-4 송신기 설계 = A SST Voltage Mode PAM-4 Transmitter Design for 4Gbps Transmission Operation

      한글로보기

      https://www.riss.kr/link?id=E1767199

      • 0

        상세조회
      • 0

        다운로드
      서지정보 열기
      • 내보내기
      • 내책장담기
      • 공유하기
      • 오류접수

      부가정보

      다국어 초록 (Multilingual Abstract) kakao i 다국어 번역

      With the advancement of AI technology, various AI functions are being integrated into electronic devices. Consequently, the system on chip (SoC) that powers these devices requires a wider bandwidth, which leads to increased power consumption. To address this issue, this research report proposes a 4Gb/s pulse amplitude modulation-4 (PAM-4) transmitter operating in voltage mode using source series termination (SST). Compared to non-return-to-zero (NRZ) transmitters, the PAM-4 scheme offers advantages in terms of bandwidth. Furthermore, operating in voltage mode rather than current mode in PAM-4 reduces current consumption, resulting in lower power consumption. Although impedance matching in voltage mode is more challenging than in current mode, the use of SST resistors overcomes this limitation. To implement PAM-4 operation, four metal-oxide-semiconductor field-effect transistors (MOSFETs) are used, and the impedance ratio of each MOSFET is set to 1.5:3 to maintain the uniformity of the intervals between the four waveform levels. The impedance values are formed by the combination of the MOSFET's on-resistance and the SST resistance, with the MOSFET on-resistance being determined by adjusting the MOSFET size.
      The circuit implemented in this research is designed using Samsung's 28-nm CMOS process. simulations were conducted under conditions of 50-ohm channel and receiver impedance, and 1pF receiver capacitance. The supply voltage used is 0.9V, with an output swing of 500mV at a data rate of 4Gb/s. The transmitter driver output impedance is 50 ohms, and the power consumption is 1.013mW.
      번역하기

      With the advancement of AI technology, various AI functions are being integrated into electronic devices. Consequently, the system on chip (SoC) that powers these devices requires a wider bandwidth, which leads to increased power consumption. To addre...

      With the advancement of AI technology, various AI functions are being integrated into electronic devices. Consequently, the system on chip (SoC) that powers these devices requires a wider bandwidth, which leads to increased power consumption. To address this issue, this research report proposes a 4Gb/s pulse amplitude modulation-4 (PAM-4) transmitter operating in voltage mode using source series termination (SST). Compared to non-return-to-zero (NRZ) transmitters, the PAM-4 scheme offers advantages in terms of bandwidth. Furthermore, operating in voltage mode rather than current mode in PAM-4 reduces current consumption, resulting in lower power consumption. Although impedance matching in voltage mode is more challenging than in current mode, the use of SST resistors overcomes this limitation. To implement PAM-4 operation, four metal-oxide-semiconductor field-effect transistors (MOSFETs) are used, and the impedance ratio of each MOSFET is set to 1.5:3 to maintain the uniformity of the intervals between the four waveform levels. The impedance values are formed by the combination of the MOSFET's on-resistance and the SST resistance, with the MOSFET on-resistance being determined by adjusting the MOSFET size.
      The circuit implemented in this research is designed using Samsung's 28-nm CMOS process. simulations were conducted under conditions of 50-ohm channel and receiver impedance, and 1pF receiver capacitance. The supply voltage used is 0.9V, with an output swing of 500mV at a data rate of 4Gb/s. The transmitter driver output impedance is 50 ohms, and the power consumption is 1.013mW.

      더보기

      국문 초록 (Abstract) kakao i 다국어 번역

      발전하는 AI 기술로 인하여 전자 제품에는 다양한 AI 기능이 탑재되고 있다. 이로 인하여 전자 제품을 구동하는 SoC는 더 넓은 대역폭을 확보해야 하며 이는 곧 소비전력 증가로 이어진다. 이에 대응하기 위해 본 연구보고서는 source series termination (SST)을 사용하여 전압 모드로 동작하는 4Gb/s pulse amplitude modulation-4 (PAM-4) 송신기를 제안한다. non return to zero (NRZ) 방식 송신기에 비해 PAM-4 방식을 사용하여 대역폭 측면에서 장점을 갖고 있고, PAM-4 전류 모드 동작에 비하여 전압 모드로 동작하므로 전류 소모가 줄어들어 소비전력 절감 효과가 있다. 전류 모드에 비해 임피던스 매칭의 어려운 점이 있지만 SST 저항을 사용하여 한계점을 극복하였다. PAM-4 동작을 위해 4개의 metal oxide semiconductor field effect transistor (MOSFET)를 사용했으며 4개의 level들이 만드는 파형 간의 간격을 최대한 일정하게 유지되도록 만들기 위해서 각 MOSFET가 만드는 임피던스의 비율을 1.5 : 3으로 결정하였다. 임피던스의 값은 MOSFET의 on 저항과 SST 저항의 조합으로 만들었으며 MOSFET on 저항 값은 MOSFET의 size 조절을 하여 결정하였다.
      본 연구보고서에 구현된 회로는 samsung 28-nm CMOS 공정으로 설계되었으며 채널단, 수신단 임피던스 50ohm, 수신단 캐패시터 1pF 조건에서 시뮬레이션을 진행하였다. 공급 전압은 0.9V를 사용하였으며 출력 스윙 500mV, 4Gb/s의 출력으로 동작한다. 송신기 드라이버 출력 임피던스는 50ohm, 소비전력은 1.013mW 이다.
      번역하기

      발전하는 AI 기술로 인하여 전자 제품에는 다양한 AI 기능이 탑재되고 있다. 이로 인하여 전자 제품을 구동하는 SoC는 더 넓은 대역폭을 확보해야 하며 이는 곧 소비전력 증가로 이어진다. 이...

      발전하는 AI 기술로 인하여 전자 제품에는 다양한 AI 기능이 탑재되고 있다. 이로 인하여 전자 제품을 구동하는 SoC는 더 넓은 대역폭을 확보해야 하며 이는 곧 소비전력 증가로 이어진다. 이에 대응하기 위해 본 연구보고서는 source series termination (SST)을 사용하여 전압 모드로 동작하는 4Gb/s pulse amplitude modulation-4 (PAM-4) 송신기를 제안한다. non return to zero (NRZ) 방식 송신기에 비해 PAM-4 방식을 사용하여 대역폭 측면에서 장점을 갖고 있고, PAM-4 전류 모드 동작에 비하여 전압 모드로 동작하므로 전류 소모가 줄어들어 소비전력 절감 효과가 있다. 전류 모드에 비해 임피던스 매칭의 어려운 점이 있지만 SST 저항을 사용하여 한계점을 극복하였다. PAM-4 동작을 위해 4개의 metal oxide semiconductor field effect transistor (MOSFET)를 사용했으며 4개의 level들이 만드는 파형 간의 간격을 최대한 일정하게 유지되도록 만들기 위해서 각 MOSFET가 만드는 임피던스의 비율을 1.5 : 3으로 결정하였다. 임피던스의 값은 MOSFET의 on 저항과 SST 저항의 조합으로 만들었으며 MOSFET on 저항 값은 MOSFET의 size 조절을 하여 결정하였다.
      본 연구보고서에 구현된 회로는 samsung 28-nm CMOS 공정으로 설계되었으며 채널단, 수신단 임피던스 50ohm, 수신단 캐패시터 1pF 조건에서 시뮬레이션을 진행하였다. 공급 전압은 0.9V를 사용하였으며 출력 스윙 500mV, 4Gb/s의 출력으로 동작한다. 송신기 드라이버 출력 임피던스는 50ohm, 소비전력은 1.013mW 이다.

      더보기

      목차 (Table of Contents)

      • 제 1 장 서론 1
      • 제 1 절 연구배경 및 필요성 1
      • 제 2 절 연구 목적 및 내용 2
      • 제 2 장 이론적 배경 3
      • 제 1 절 고속 직렬 통신 인터페이스 구조 3
      • 제 1 장 서론 1
      • 제 1 절 연구배경 및 필요성 1
      • 제 2 절 연구 목적 및 내용 2
      • 제 2 장 이론적 배경 3
      • 제 1 절 고속 직렬 통신 인터페이스 구조 3
      • 제 2 절 non-return-to-zero (NRZ) 8
      • 제 3 절 pulse amplitude modulation-4 (PAM-4) 10
      • 제 4 절 CML 출력 드라이버 vs VML 출력 드라이버 14
      • 제 3 장 Source-Series Terminated Voltage Mode PAM-4 드라이버 설계 27
      • 제 1 절 전체 시스템 블록도 27
      • 제 2 절 SST Main-driver 회로 구현 29
      • 제 3 절 채널단, 수신단 임피던스 변화에 따른 영향 57
      • 제 4 장 시뮬레이션 결과 69
      • 제 1 절 시뮬레이션 환경 69
      • 제 2 절 시뮬레이션 결과 71
      • 제 5 장 결론 76
      • 제 1 절 연구 결과 및 향후 연구 내용 76
      • 참고 문헌 78
      • Abstract 81
      더보기

      분석정보

      View

      상세정보조회

      0

      Usage

      원문다운로드

      0

      대출신청

      0

      복사신청

      0

      EDDS신청

      0

      동일 주제 내 활용도 TOP

      더보기

      이 자료와 함께 이용한 RISS 자료

      나만을 위한 추천자료

      해외이동버튼