캐리-세이브 가산기(CSA)는 실제 산업체에서 회로를 설계할 때 연산 수식의 계산을 빠르게 처리하기 위해 가장 많이 사용되는 구성 요소들 가운데 하나이다. [3]의 자료에 의하면, 실제 회로 ...
http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
https://www.riss.kr/link?id=A82299945
1999
Korean
569
구)KCI등재(통합)
학술저널
620-626(7쪽)
0
상세조회0
다운로드국문 초록 (Abstract)
캐리-세이브 가산기(CSA)는 실제 산업체에서 회로를 설계할 때 연산 수식의 계산을 빠르게 처리하기 위해 가장 많이 사용되는 구성 요소들 가운데 하나이다. [3]의 자료에 의하면, 실제 회로 ...
캐리-세이브 가산기(CSA)는 실제 산업체에서 회로를 설계할 때 연산 수식의 계산을 빠르게 처리하기 위해 가장 많이 사용되는 구성 요소들 가운데 하나이다. [3]의 자료에 의하면, 실제 회로 설계에서 나오는 전형적인 연산식에 CSA를 이용했을 때 그렇지 않은 경우보다 최대 54%의 연산 처리 속도와 42%의 회로 면적 향상을 갖는다고 보고하고 있다. 그러나, 이는 그 연산식이 하나의 설계 블록(sub-design)에 포함되어 있다는 전제하에 도출된 것이었다. 회로 설계 규모와 복잡도가 큰 응용이 많아지는 상황에서 설계 블록 단위의 계층적(level of hierarchy) 설계는 필수적인 추세이므로, CSA를 이용한 회로 최적화를 실현하기 위해서는 설계 블록들 간에 걸쳐 있는 연산식에 대한 CSA 최적화 또한 매우 중요한 문제이다. 이를 해결하기 위해 이 논문에서는 auxiliary port라는 개념을 이용하여 설계 블록들간의 연산식에 대한 CSA 최적화 방법을 제안한다. 실제 실험에서 우리가 제안한 기법은 회로의 전체적인 영역에 걸쳐 CSA를 적용하는데 매우 효과적이었으며, 이 기법을 적용하지 않고 얻은 CSA 최적화 회로와 비교했을 때 회로에서의 연산식 계산 속도와 그 회로 면적이 상당히 향상되었음을 확인하였다.
다국어 초록 (Multilingual Abstract)
Carry-gave-adder (CSA) is the most often used type of component in implementing a fast computation of arithmetics in industry. It was reported in [3] that typical arithmetic computations found in industry designs were optimized using CSAs, producing d...
Carry-gave-adder (CSA) is the most often used type of component in implementing a fast computation of arithmetics in industry. It was reported in [3] that typical arithmetic computations found in industry designs were optimized using CSAs, producing designs with upto 54% faster timing and 42% smaller area. However, These results are based on the assumption that the arithmetic expression to be optimized must entirely be placed in one sub-design.
As the demand of applications with high complexity of circuits increases, CSA optimization across boundary of design hierarchy is becoming more important. In this paper, we present an effective algorithm to solve the problem of CSA optimization across boundary of design hierarchy. Specifically, we present an optimization technique using a concept of auxiliary ports to solve the problem of CSA transformation for operation in different levels of design hierarchy. In fact, our experimentations indicate that our algorithm incorporating the concept was able to extensively utilize CSAs throughout the whole circuit, and as a result, it produces designs with significantly faster timing and less area.
목차 (Table of Contents)
메시지 교환 방식의 분산 메모리 컴퓨터를 위한 개선된 방송 알고리즘
게이트 사이징과 버퍼 삽입을 이용한 VLSI 시스템의 클럭주기 최적화
MUX 기반의 FPGA 논리합성을 위한 새로운 셀매칭 방식