FBD 시각화를 통한 마이크로프로세서 제어기 자동 생성 = Automatic Generation of Microprocessor Controller by FBD Visualization

국문 초록 (Abstract)

마이크로프로세서의 중심 블록은 메모리 인터페이스, 레지스터 파일, 데이터패스, 예외 처리기, 제어기 등으로 구성된다. 이 중 마이크로프로세서 설계의 대부분의 시간을 소비하게 되는 제어기의 설계는 여러 블록이 공동으로 제어 신호를 공유하게 되고 이 신호에 의해 전체 시스템의 정확성(correctness)이 결정된다. 따라서 제어기에서 각 블록에 공급하는 제어 신호는 적절한 타이밍에 정확한 값을 가져야만 한다. 그라나 기존의 PLA(Programmable Logic Array), VHDL(VHsic Description Language), FSM(Finite State Machine)을 이용하여 직접 제어기를 설계하는 방식은 생성된 제어 신호에 따른 전체 블록의 유기적인 데이터 흐름을 한 눈에 파악하기 어렵고 단지 정적인 웨이브 파일을 통한 사용자의 분석에 의존하고 있다. 따라서 본 논문은 마이크로프로세서 FBD(Functional Block Diagram)를 시각화하여 시각적인 환경에서 설계자와의 상호작용으로 마이크로프로세서 제어기를 자동으로 생성함으로써 설계 오류를 감소시키고 제어신호 디버깅을 용이하게 함으로써 설계 시간을 단축시키는 것을 목표로 한다.

목차 (Table of Contents)

• 요약
• 1. 서론
• 2. 관련연구
• 3. 제어기 생성을 위한 FBD 시각환경 설계
• 4. 구현
• 5. 결론 및 향후 연구과제
• 6. 참고 문헌