기본 배년 네트워크의 내부 링크를 확장계수(dilation degree)배만큼 확장한 확장 배년 네트워크(dilater banyan network)는 기존 병렬처리 컴퓨터나 ATM 스위칭 시스템을 위한 효율적인 통신 하부 구조...
http://chineseinput.net/에서 pinyin(병음)방식으로 중국어를 변환할 수 있습니다.
변환된 중국어를 복사하여 사용하시면 됩니다.
https://www.riss.kr/link?id=A82299942
1999
Korean
569
구)KCI등재(통합)
학술저널
595-601(7쪽)
0
상세조회0
다운로드국문 초록 (Abstract)
기본 배년 네트워크의 내부 링크를 확장계수(dilation degree)배만큼 확장한 확장 배년 네트워크(dilater banyan network)는 기존 병렬처리 컴퓨터나 ATM 스위칭 시스템을 위한 효율적인 통신 하부 구조...
기본 배년 네트워크의 내부 링크를 확장계수(dilation degree)배만큼 확장한 확장 배년 네트워크(dilater banyan network)는 기존 병렬처리 컴퓨터나 ATM 스위칭 시스템을 위한 효율적인 통신 하부 구조로서 여겨져 왔다. 본 논문에서는, 특히 각 스위치 소자 내부에 버퍼가 있는 확장 배년 네트워크의 성능 분석 모델을 마코프 체인에 기초하여 제안한다. 제안한 분석모델에 의해 도출된 네트워크 지연시간과 정규처리율의 값을 모의실험 결과와 비교하고, 네트워크 부하가 높고 확장 계수가 작은 경우를 제외하고는 두 결과값이 항상 일치함을 보인다. 이러한 확장 배년 네트워크는 스위치의 크기와 관계없이 확장 계수가 3이상이면 이상적인 처리율과 지연시간을 나타낸다.
다국어 초록 (Multilingual Abstract)
Dilated banyan networks have been regarded as a promising subsystem of parallel computers and ATM switching systems. In this paper, we propose a performance model, based on a Markov chain, for dilated banyan networks with internal buffers. With the pr...
Dilated banyan networks have been regarded as a promising subsystem of parallel computers and ATM switching systems. In this paper, we propose a performance model, based on a Markov chain, for dilated banyan networks with internal buffers. With the proposed performance model, we can produce their network delay and normalized throughput, which, at almose all cases, accord with values from simulation experiments. The both values approximate to ideal ones irrespective of network size, if dilation degree is 3 or more.
목차 (Table of Contents)
메시지 교환 방식의 분산 메모리 컴퓨터를 위한 개선된 방송 알고리즘
게이트 사이징과 버퍼 삽입을 이용한 VLSI 시스템의 클럭주기 최적화
MUX 기반의 FPGA 논리합성을 위한 새로운 셀매칭 방식