타원곡선 암호를 위한 시스톨릭 Radix-4 유한체 곱셈기 설계 = Design of a systolic radix-4 finite-field multiplier for the elliptic curve cryptography

다국어 초록 (Multilingual Abstract)

The finite-field multiplication can be applied to the elliptic curve cryptosystems. However, an efficient algorithm and the hardware design are required since the finite-field multiplication takes much time to compute. In this paper, we propose a radix-4 systolic multiplier on with comparative area and performance. The algorithm of the proposed standard-basis multiplier is mathematically developed to map on low-cost systolic cells, so that the proposed systolic architecture is suitable for VLSI design. Compared to the bit-parallel, bit-serial and systolic multipliers, the proposed multiplier has relatively effective high performance and low cost. We design and synthesis finite-field multiplier using Hynix 0.35㎛ standard cell library and the maximum clock frequency is 400㎒.

국문 초록 (Abstract)

타원곡선 암호 시스템에서 유한체 연산은 핵심적인 부분을 차지하고 있지만 곱셈의 경우 연산 과정이 복잡하여 이를 위한 효율적인 알고리즘 및 하드웨어 설계가 필요하다. 본 논문에서는 매우 큰 소수 을 가지는 상에서 효율적인 면적과 연산시간을 갖는 Radix-4 시스톨릭 곱셈기를 제안한다. 제안된 유한체 곱셈기는 표준기저 방식을 사용하였으며 수학적 정리를 통해 보다 효율적인 알고리즘을 제안하고 이를 VLSI 설계에 적합하도록 시스톨릭 구조를 이용하여 설계하였다. 제안된 구조는 기존의 병렬 곱셈기 및 직렬 곱셈기, 시스톨릭 곱셈기와 비교해서 효율적인 면적과 연산 시간을 갖는다. 본 연구에서는 에서 동작하는 유한체 곱셈기를 설계하였으며, 하이닉스 0.35㎛ 표준 셀 라이브러리를 사용하여 합성한 결과 최대 동작 주파수는 400㎒이다.

참고문헌 (Reference)

1 E. Mastrovito, "VLSI Architectures for Computation in Galois Fields" dept. of electrical eng. : 1991.

2 Chin-Liang Wang, "Systolic Array Implementation of Multipliers for Finite Fields" 38 (38): 796-800, 1991.

3 "Standard Specifications for Public key Cryptography" 2000.

4 C. W. Chiou, "Low-complexity finite field multiplier using irreducible trinomials" 39 (39): 1709-1711, 2003.

5 Chiou-Yng Lee, "Low complexity bit-parallel systolic multiplier over using irreducible trinomials" 150 (150): 39-42, 2003.

6 이찬호, "ECC 연산을 위한 가변 연산 구조를 갖는 정규기저 곱셈기와 역원기" 40 (40): 2003.

7 Sonnhak Kwon, "Compact linear systolic arrays for multiplication using a trinomial basis in for high speed cryptographic processors" 508-518, 2005.

8 Sonnhak Kwon, "Compact linear systolic arrays for multiplication using a trinomial basis in for high speed cryptographic processors" 508-518, 2005.

9 I. S. Hsu, "A comparison of VLSI Architecture of Finite Field Multipliers Using Dual IEEE Trans. on Computers" 37 (37): 735-739, 1988.

10 G. Orlando, "A Super-serial Galois Fields Multiplier for FPGAs and its Application to Public-Key Algorithms" 232-239, 1999.

11 L.Adleman, "A Subexponential Algorithm for Discrete Logarithms over All Finite Fields Advances in Cryptography- CRYPTO 93" 147-158, 1993.