고속 자동 테스트 장비용 비교기 구현

국문 초록 (Abstract)

본 논문은 자동시험장비 (ATE) 시스템의 측정 회로에 사용하는 비교기 설계에 관한 것이다. 이 비교기 전체 블록은 연속 형의 고속 비교기, 자동차이증폭기, 그리고 출력 단으로 구성되어 있다. 연속 형의 고속 비교기는 높은 주파수(1~800MHz) 및 넓은 범위(0~5V)의 입력신호를 받아들이기 위해, 고속의 rail-to-rail 증폭기를 첫 단에 두었다. 또한 동작 속도를 높이기 위하여 고속의 전치증폭기와 래치를 순차적으로 구성하였다. 두 시험 소자(DUT) 간 출력신호 차이를 검출함에 있어, 공통 신호와 차동 신호 차이를 모두 감지하기 위하여 차동차이 증폭기(DDA)를 사용하였다. 이 비교기는 0.18μm BCDMOS 공정을 사용하여 칩으로 구현되었으며, 5mV의 신호 차이를, 800 MHz의 신호까지 비교가 가능하다. 구현된 칩 면적은 620μm x 830μm이다.

다국어 초록 (Multilingual Abstract)

This paper describes the implementation of high speed comparator for the ATE (automatic test equipment) system. The comparator block is composed of continuous comparator, differential difference amplifier(DDA) and output stage. For the wide input dynamic range of 0V to 5V, and for the high speed operation (1~800MHz), high speed rail-to-rail amplifier is used in the first stage. And hysteresis circuits, pre-amp and latch are followed for high speed operation. To measure the difference of output signals between the two devices under test (DUTs), a DDA is applied because it can detect the differences of both common signals and differential signals. This comparator chip was implemented with 0.18 um BCDMOS process and can compare the signal difference of 5mV up to the frequency range of 500 MHz. The chip area of the comparator is 620μm x 830μm.

목차 (Table of Contents)

• 요약
• Abstract
• 1. 서론
• 2. 제안된 비교기 구조
• 3. 모의실험 결과 및 구현
• 4. 결론
• References

참고문헌 (Reference)

1 Hong-Wei Huang., "A programmable dual hysteretic window comparator" 2008

2 E. Saackinger., "A Vers atile Building Block : The CMOS Differential Difference Amplifier" 1987

3 Xinbo Qian ., "A Low-power Comparator with Programmable Hysteresis Level for Blood Pressure Peak Detection" 2009

4 Vladimir Milovanovi., "A 40 nm LP CMOS Self-Biased Contiuo us-Time Comparator with sub-100ps Delay at 1. 1V & 1. 2mW" 2013