(한눈에 보이는) 컴퓨터 구조

목차 (Table of Contents)

• CHAPTER 01. 컴퓨터 구조 소개
• 1.1. 컴퓨터 구조의 범위 = 16
• 1.2. 컴퓨터의 구성 요소 = 19
• 1.3. 컴퓨터의 발달 과정 = 20
• 1.4. 교재의 구성 = 22
• 연습문제 = 27
• CHAPTER 02. 논리회로 기초
• 2.1. 수와 코드 = 32
• 2.1.1. 수의 체계 = 33
• 2.1.2. R진법의 수 = 34
• 2.1.3. 진법 변환 = 35
• 2.1.4. 2진수, 8진수, 16진수 = 38
• 2.1.5. 코드(Code) = 40
• 2.1.6. 이진화 십진코드 = 41
• 2.1.7. 문자 코드 = 42
• 2.2. 조합 논리회로 = 43
• 2.2.1. 논리 게이트 = 44
• 2.2.2. 조합 논리화로의 표현 = 46
• 2.2.3. 디코더 = 48
• 2.2.4. 인코더 = 49
• 2.2.5. 멀티플렉서와 디멀티플렉서 = 51
• 2.2.6. 가산기 = 52
• 2.3. 순차 논리회로 = 54
• 2.3.1. 플립플롭 = 55
• 2.3.2. 레지스터 = 58
• 2.3.3. 시프트 레지스터 = 60
• 2.3.4. 카운터 = 61
• 2.4. 레지스터 전송 언어 = 64
• 2.4.1. 마이크로오퍼레이션 = 64
• 2.4.2. 레지스터 전송 언어의 표현 = 66
• 2.5. 요약 = 67
• 연습문제 = 69
• CHAPTER 03. 컴퓨터 구조의 개요
• 3.1. 프로그램의 실행 = 77
• 3.1.1. 기계어 프로그램 = 77
• 3.1.2. 프로그램 내장형 컴퓨터 = 79
• 3.2. 컴퓨터의 구성 요소 = 80
• 3.2.1. 중앙처리장치 = 81
• 3.2.2. 주기억장치 = 84
• 3.2.3. 입출력장치 = 87
• 3.3. 시스템 버스 = 90
• 3.3.1. 시스템 버스의 구성 = 91
• 3.3.2. 제어 신호의 종류 = 92
• 3.3.3. 계층적 버스 = 93
• 3.4. 명령어 = 94
• 3.4.1. 명령어의 구성 요소와 종류 = 95
• 3.4.2. 오퍼랜드 = 97
• 3.5. 명령어 실행 과정 = 99
• 3.5.1. 프로그래머 모델 = 100
• 3.5.2. 프로그램 실행 과정 = 102
• 3.6. 요약 = 106
• 연습문제 = 107
• CHAPTER 04. 중앙처리장치
• 4.1. 중앙처리장치의 구성 요소 = 116
• 4.1.1. 제어장치 = 117
• 4.1.2. 연산기 = 118
• 4.1.3. 레지스터 = 120
• 4.2. 레지스터의 종류 = 121
• 4.2.1. 제어용 레지스터 = 121
• 4.2.2. 상태 레지스터 = 123
• 4.2.3. 명령어 실행용 레지스터 = 125
• 4.2.4. 스택 포인터 = 126
• 4.2.5. 베이스 레지스터 = 130
• 4.2.6. 인덱스 레지스터 = 133
• 4.2.7. 레지스터의 예 = 135
• 4.3. 인터럽트 = 136
• 4.3.1. 인터럽트 개념 = 136
• 4.3.2. 인터럽트 처리 과정 = 137
• 4.3.3. 인터럽트 가능 플래그 = 141
• 4.3.4. 인터럽트 서비스 루틴 = 143
• 4.4. 명령어 사이클 = 144
• 4.5. 요약 = 146
• 연습문제 = 148
• CHAPTER 05. 연산기
• 5.1. 연산기 개요 = 158
• 5.2. 정수 = 160
• 5.2.1. 부호화 크기 = 160
• 5.2.2. 보수 = 161
• 5.2.3. 2의 보수 = 163
• 5.3. 논리 연산 = 166
• 5.3.1. NOT 연산 = 166
• 5.3.2. AND 연산 = 167
• 5.3.3. OR 연산 = 167
• 5.3.4. XOR 연산 = 168
• 5.4. 시프트 연산 = 170
• 5.4.1. 논리 시프트 = 170
• 5.4.2. 산술 시프트 = 171
• 5.4.3. 회전 = 172
• 5.5. 정수 산술 연산 = 174
• 5.5.1. 단항 연산 = 174
• 5.5.2. 덧셈과 뺄셈 = 175
• 5.5.3. 곱셈 = 179
• 5.5.4. 나눗셈 = 183
• 5.6. 실수 = 186
• 5.6.1. 부동소수점 표현 = 187
• 5.6.2. IEEE 754 형식 = 189
• 5.7. 실수 연산 = 191
• 5.7.1. 덧셈과 뺄셈= 192
• 5.7.2. 곱셈과 나눗셈 = 193
• 5.8. 요약 = 194
• 연습문제 = 195
• CHAPTER 06. 명령어 집합
• 6.1. 명령어 특성 = 205
• 6.1.1. 명령어 구성 요소 = 205
• 6.1.2. 명령어 표현 = 206
• 6.1.3. 명령어 종류 = 208
• 6.1.4. 명령어 형식 = 209
• 6.2. 주소의 수 = 211
• 6.2.1. 3-주소 명령어 형식 = 212
• 6.2.2. 2-주소 명령어 형식 = 212
• 6.2.3. 1-주소 명령어 형식 = 213
• 6.2.4. 주소 수와 명령어 형식 = 214
• 6.3. 주소지정방식 = 215
• 6.3.1. 즉치 주소지정방식 = 216
• 6.3.2. 직접 주소지정방식 = 217
• 6.3.3. 간접 주소지정방식 = 218
• 6.3.4. 레지스터 주소지정방식 = 219
• 6.3.5. 레지스터 간접 주소지정방식 = 220
• 6.3.6. 변위 주소지정방식 = 222
• 6.4. 오퍼랜드 저장 = 227
• 6.4.1. 데이터 정렬 = 228
• 6.4.2. 바이트 순서 = 229
• 6.5. 명령어 종류 = 231
• 6.5.1. 데이터 전달 명령어 = 231
• 6.5.2. 입출력 명령어 = 232
• 6.5.3. 산술 연산 명령어 = 232
• 6.5.4. 논리 연산 명령어 = 233
• 6.5.5. 데이터 변환 명령어 = 233
• 6.5.6. 상태 레지스터 조작 명령어 = 234
• 6.5.7. 분기 명령어 = 235
• 6.5.8. 서브루틴 호출 명령어 = 240
• 6.5.9. 인터럽트 명령어 = 242
• 6.5.10. 시스템 제어 명령어 = 244
• 6.6. 요약 = 245
• 연습문제 = 247
• CHAPTER 07. 중앙처리장치 설계
• 7.1. 프로그래머 모델 = 256
• 7.2. 명령어 형식 = 260
• 7.3. 명령어 설계 = 262
• 7.3.1. 데이터 전달 명령어 = 264
• 7.3.2. 데이터 처리 명령어 = 266
• 7.3.3. 비교 및 플래그 설정 명령어 = 269
• 7.3.4. 분기 명령어 = 269
• 7.3.5. 서브루틴 호출 및 인터럽트 명령어 = 271
• 7.3.6. 시스템 관리 명령어 = 272
• 7.4. 명령어 사이클 = 273
• 7.5. 마이크로오퍼레이션 = 275
• 7.5.1. 인출단계 = 276
• 7.5.2. 실행 단계 = 277
• 7.5.3. 정지 단계 = 280
• 7.5.4. 인터럽트 단계 = 281
• 7.6. 요약 = 283
• 연습문제 = 284
• CHAPTER 08. 제어장치
• 8.1. 제어장치 기능 = 292
• 8.2. 제어 신호 추출 = 295
• 8.2.1. 마이크로오퍼레이션 선택 = 296
• 8.2.2. 데이터 전달 경로 설계 = 299
• 8.2.3. 제어 신호 추출 및 할당 = 301
• 8.2.4. 검증 = 307
• 8.3. 제어장치 구현 = 310
• 8.3.1. 하드와이어드 제어장치 = 310
• 8.3.2. 타이밍 신호 발생기 = 311
• 8.3.3. 명령어 디코더 = 315
• 8.3.4. 제어 신호 발생기 = 317
• 8.4. 요약 = 323
• 연습문제 = 325
• CHAPTER 09. 마이크로프로그램 제어
• 9.1. 기본 개념 = 330
• 9.1.1. 조합 논리회로 구현 = 331
• 9.1.2. 순서 논리회로 구현 = 332
• 9.1.3. 특성 비교 = 334
• 9.2. 마이크로프로그램 제어장치 = 335
• 9.3. 마이크로프로그램 동작 제어 = 337
• 9.3.1. 제어 기억장치 구조 = 337
• 9.3.2. 제어 신호 부호화 = 338
• 9.3.3. 동작 제어 구현 = 340
• 9.4. 마이크로프로그램 순서 제어 = 342
• 9.4.1. 순서 제어기 = 342
• 9.4.2. 조건 선택 = 347
• 9.4.3. 순서 제어 구현 = 350
• 9.5. 요약 = 354
• 연습문제 = 356
• CHAPTER 10. 기억장치
• 10.1. 기억장치 특성 = 362
• 10.1.1. 기억장치 종류 = 363
• 10.1.2. 물리적 특성 = 363
• 10.1.3. 용량 및 전송 단위 = 364
• 10.1.4. 액세스 방법 = 365
• 10.1.5. 성능 = 366
• 10.1.6. 기억장치 계층 = 366
• 10.2. 반도체 기억장치 = 369
• 10.2.1. 종류와 특성 = 369
• 10.2.2. 반도체 기억장치의 구조 = 372
• 10.3. 기억장치 모듈 설계 = 378
• 10.3.1. 기억장치 비트 폭 확장 = 379
• 10.3.2. 기억장치 용량 확장 = 380
• 10.4. 캐시 기억장치 = 382
• 10.4.1. 참조의 지역성 = 383
• 10.4.2. 캐시 기억장치 구조 = 385
• 10.4.3. 캐시 설계시 고려 사항 = 388
• 10.4.4. 매핑 함수 = 389
• 10.4.5. 교체 정책 = 396
• 10.4.6. 쓰기 정책 = 399
• 10.4.7. 일관성 유지 = 400
• 10.5. 가상 기억장치 = 402
• 10.5.1. 페이징 = 402
• 10.5.2. 변환 우선참조 버퍼 = 406
• 10.6. 요약 = 409
• 연습문제 = 411
• CHAPTER 11. 입출력
• 11.1. 입출력장치의 개요 = 422
• 11.1.1. 입출력장치의 종류 = 422
• 11.1.2. 입출력 모듈 = 424
• 11.1.3. 입출력 주소 = 426
• 11.1.4. 입출력 방법 = 431
• 11.2. 프로그램에 의한 입출력 = 433
• 11.3. 인터럽트 구동 입출력 = 437
• 11.3.1. 인터럽트 서비스 루틴 = 437
• 11.3.2. 다중 인터럽트 처리 = 439
• 11.3.3. 소프트웨어 폴링 = 441
• 11.3.4. 다중 인터럽트 요청선 = 442
• 11.3.5. 데이지 체인 = 443
• 11.3.6. 우선순위 인코더 = 445
• 11.4. 직접 기억장치 액세스 = 447
• 11.5. 요약 = 451
• 연습문제 = 453
• CHAPTER 12. 고성능 컴퓨터
• 12.1. RISC = 462
• 12.1.1. RISC 특징 = 463
• 12.1.2. 명령어 파이프라인 = 464
• 12.1.3. 분기 예측 = 471
• 12.2. 슈퍼스칼라 프로세서 = 474
• 12.2.1. 슈퍼스칼라 프로세서의 구조 = 474
• 12.2.2. 데이터 의존성 = 477
• 12.2.3. 스케줄링 정책 = 482
• 12.3. 병렬처리 컴퓨터 = 485
• 12.3.1. 컴퓨터의 분류 = 486
• 12.3.2. SIMD형 프로세서 = 488
• 12.3.3. MIMD형 컴퓨터 = 489
• 12.4. 요약 = 491
• 연습문제 = 493
• 부록 : ToyCOM 시뮬레이터
• A.1. 기능 = 500
• A.2. 화면 구성 = 500
• A.3. ToyCOM 프로그램 = 502
• A.4. 시뮬레이션 = 505
• 연습문제 정답 = 508
• 찾아보기 = 526