온칩 마이크로컨트롤러를 사용하는 낸드 플래시 메모리의제조 후 어레이 동작 수정 = Post-manufacturing Array Operation Repair for NAND Flash Memories with On-Chip Microcontrollers

국문 초록 (Abstract)

본 논문에서는 온칩 마이크로컨트롤러(MCU)와 명령어(instruction) ROM을 사용하는 NAND 플래시 메모리에서 제조 이후 잘못된 셀(cell) 어레이 구동 명령어들을 수정하는 방법을 제안한다. 이 방법은 작은 패치(patch) 명령어 RAM을 사용하며, MCU는재구성 가능한 프로그램 카운터(PC) 대체 메커니즘을 통해 패치 명령어들을 가져와 수행한다. 패치 명령어들과 PC 대체를 위한 데이터는 특정 낸드 셀 영역에 저장되고, 전원이 켜질 때 전기적 퓨즈(fuse) 정보와 함께 로드된다. 제안하는 방법은 소수의 명령어패치만 지원하기 때문에 면적 증가는 무시할 수 있을 만큼 매우 작다.

다국어 초록 (Multilingual Abstract)

This paper proposes a scheme for NAND flash memories equipped with on-chip microcontrollers and instructionROM, that enables patching of erroneous cell array operation instructions after manufacturing. The scheme incorporatesa small patch instruction RAM, where the patching instructions are fetched using a configurable Program Counter(PC) substitution mechanism. Both the patching instructions and PC substitution data are stored in a designatedNAND cell area and loaded at power-up along with the electrical fuse data. As the scheme is designed to handleonly a small number instruction patches, the area overhead remains minimal.

참고문헌 (Reference)

1 G. Kim, "Leveraging the page buffer data cache for enhanced programmability in NAND flash memories with on-chip microcontrollers" 60 (60): e13111-, 2024

2 R. Micheloni, "Inside NAND Flash Memories" Springer 2010

3 B. Kim, "A high-performance 1tb 3b/cell 3d-nand flash with a 194mb/s write throughput on over 300 layers" 27-29, 2023

4 G. G. Marotta, "A 3bit/cell 32gb nand flash memory at 34nm with 6mb/s program throughput and with dynamic 2b/cell blocks configuration mode for a program throughput increase up to 13mb/s" 444-445, 2010

5 A. Khakifirooz, "A 1. 67tb, 5b/cell flash memory fabricated in 192-layer floating gate 3d-nand technology and featuring a 23. 3gb/mm2bit density" 27-29, 2023